



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ
ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ, ΗΛΕΚΤΡΟΝΙΚΗΣ
ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

**Σχεδίαση VCO σε τεχνολογία IBM 90nm, σχεδίαση
integer-N PLL σε περιβάλλον Matlab/Simulink και
co-simulation Cadence-Simulink**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Νικόλαος Ι. Αλεξίου

Επιβλέπων: Ιωάννης Παπανάνος

Καθηγητής Ε.Μ.Π.

Αθήνα, Ιούλιος 2011



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ
ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ, ΗΛΕΚΤΡΟΝΙΚΗΣ
ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

**Σχεδίαση VCO σε τεχνολογία IBM 90nm, σχεδίαση
integer-N PLL σε περιβάλλον Matlab/Simulink και
co-simulation Cadence-Simulink**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Νικόλαος Ι. Αλεξίου

Επιβλέπων: Ιωάννης Παπανάνος

Καθηγητής Ε.Μ.Π.

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 15^η Ιουλίου 2011.

.....
Ι. Παπανάνος
Καθηγητής Ε.Μ.Π.

.....
Ε. Καγιάφας
Καθηγητής Ε.Μ.Π.

.....
Ε. Συκάς
Καθηγητής Ε.Μ.Π.

Αθήνα, Ιούλιος 2011

.....
Νικόλαος Ι. Αλεξίου

Διπλωματούχος Ηλεκτρολόγος Μηχανικός & Μηχανικός Υπολογιστών Ε.Μ.Π.

Copyright © Νικόλαος Ι. Αλεξίου, 2011

Με επιφύλαξη παντός δικαιώματος. All rights reserved.

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Ο σκοπός της διπλωματικής εργασίας ήταν να σχεδιαστεί ένας VCO στα $77GHz$ σε τεχνολογία IBM 90nm στο *Virtuoso Front to Back Design Environment* του Cadence και ένα integer-N PLL στο περιβάλλον Matlab/Simulink και τελικά να γίνει το co-simulation αυτών των δύο κυκλωμάτων.

Στόχος στο co-simulation ήταν το κλείδωμα του PLL στις συχνότητες από τα $77GHz$ ως τα $77.616GHz$ με τέτοιο τρόπο ώστε το σήμα στην έξοδο του PLL να είναι FMCW σήμα. Το PLL πρέπει να κλειδώνει και να ξεκλειδώνει συνεχώς για να έχω μεταβλητής συχνότητας σήμα στην έξοδό του. Αυτό σημαίνει ότι η συχνότητα του σήματος εξόδου του PLL πρέπει να ξεκινάει από τα $77GHz$ και να αυξάνεται με βήμα $9.625MHz$ ανά σταθερά χρονικά διαστήματα που είναι ο χρόνος κλειδώματος του PLL μέχρι τη συχνότητα των $77.616GHz$ και στη συνέχεια να μειώνεται μέχρι τα $77GHz$ με τον ίδιο τρόπο. Ουσιαστικά πρόκειται για chirp σήμα στην έξοδο του PLL με τη διαφορά ότι η συχνότητα δεν μεταβάλλεται συνεχώς στο χρόνο αλλά διακριτά.

Για το co-simulation έγινε χρήση ειδικού block του Cadence για το Simulink, του *SpectreRF Engine* block, το οποίο ορίζει τη θύρα επικοινωνίας και τις υπόλοιπες παραμέτρους επικοινωνίας μεταξύ του Spectre και του Simulink. Με αυτό τον τρόπο το PLL στο Simulink χρησιμοποιεί το transient σήμα του VCO και κλειδώνει στις συχνότητες που πρέπει.

Χρησιμοποιήθηκαν δύο εκδοχές του ίδιου PLL για να προσεγγιστεί το FMCW σήμα. Στο ένα η συχνότητα εξόδου άλλαζε μεταβάλλοντας τη συχνότητα αναφοράς ενώ στο άλλο η συχνότητα εξόδου άλλαζε μεταβάλλοντας τον διαιρέτη συχνότητας και κρατώντας σταθερή τη συχνότητα αναφοράς.

Επίσης σχεδιάστηκε και το layout του VCO και επιβεβαιώθηκε μέσα από προσομοιώσεις η σωστή λειτουργία του. Στο co-simulation προσομοιώθηκε με transient ανάλυση το σχηματικό του VCO και όχι η extracted από το layout εκδοχή του για να είναι πολύ πιο γρήγορο το co-simulation.

Στο κεφάλαιο 1 παρουσιάζονται τα βασικά στοιχεία της θεωρίας για το PLL και στο κεφάλαιο 2 έχω τη θεωρητική σχεδίαση του PLL. Στο κεφάλαιο 3 παρουσιάζω στοιχεία θεωρίας γενικά για τους LC ταλαντωτές και ειδικά για τον VCO καθώς και τη διαδικασία θεωρητικού σχεδιασμού του VCO. Στο κεφάλαιο 4 υπάρχει η σχεδίαση του VCO στο Cadence με όλα τα αποτελέσματα από διάφορες αναλύσεις καθώς και τα αποτελέσματα από τη σχεδίαση του layout του VCO. Στο κεφάλαιο 5 είναι η υλοποίηση του PLL στο Simulink και στο κεφάλαιο 6 παρουσιάζονται τα αποτελέσματα από το co-simulation των δύο PLLs με τον VCO. Τέλος στο κεφάλαιο 7 έχω τα συμπεράσματα από το co-simulation Simulink-Cadence και από τη σχεδίαση του PLL και του VCO.

Λέξεις Κλειδιά

Βρόχος Κλειδώματος Φάσης, Ταλαντωτής Ελεγχόμενος από Τάση, Κλείδωμα, Σήμα FMCW, Φίλτρο, Ανιχνευτής Φάσης, Διαιρέτης Συχνότητας, Συχνότητα Αναφοράς, Βήμα, Χρόνος Κλειδώματος, Θόρυβος Φάσης, Cross-Coupled Τρανζίστορ, Συνεπίπεδος Κυματοδηγός, Varactor, Layout

Abstract

The scope of this thesis was at first to design two circuits and finally to co-simulate them. The first circuit, which was designed using the IBM 90nm technology in the *Virtuoso Front to Back Design Environment* of Cadence, was a VCO at 77GHz and the second circuit was an integer-N PLL which was designed in Matlab/Simulink environment.

The goal of the co-simulation was to have the PLL locked in frequencies from 77GHz up to 77.616GHz in such way that the PLL output signal is FMCW. In order to have output signal with variable frequency the PLL has to lock and unlock continually. This means that the frequency of the PLL output signal must be increased per constant time intervals that are equal to the lock time from 77GHz up to 77.616GHz with 9.625MHz step and then decreased in the same manner down to 77GHz . In other words, the PLL output signal is chirp-like but not chirp because the frequency changes in discrete manner in time and not continually.

In order to establish the co-simulation between Cadence and Simulink one block of Cadence for Simulink named *SpectreRF Engine* was used. In this block we define the port and some other parameters concerning the connection and data transfer between Spectre and Simulink. In this way, the PLL in Simulink uses the transient signal of VCO and locks in the defined frequencies.

Two versions of the same PLL were simulated in order to approximate the FMCW signal. In the first version the output signal frequency stepped by changing the reference frequency. On the contrary, in the second version the output signal frequency stepped by changing the frequency divider.

Furthermore, the layout of the VCO was designed and its correct operation was assured through post-layout simulations. Moreover, the schematic version and not the extracted version of the VCO was used for co-simulation in order for the co-simulation to be a lot faster.

Chapter 1 has the basic theory of PLL and in chapter 2 the theoretical design of PLL is analyzed. The basic theory for LC oscillators and VCO and also the procedure of the theoretical design of VCO are in chapter 3. Chapter 4 has the design of VCO in Cadence with all the results from different simulations. Also, it has the results from the design of the layout of VCO. In chapter 5 we see the implementation of PLL in Simulink and in chapter 6 the results from the co-simulation of the two versions of PLL with VCO are represented. Finally, chapter 7 has the conclusions from co-simulation between Simulink and Cadence and the conclusions from the design of PLL and VCO.

KeyWords

Phase Locked Loop, Voltage Controlled Oscillator, Lock, FMCW Signal, Filter, Phase Detector, Frequency Divider, Reference Frequency, Step, Lock Time, Phase Noise, Cross-Coupled Transistor, Coplanar Waveguide, Varactor, Layout

Ευχαριστίες

Η παρούσα διπλωματική εργασία εκπονήθηκε στο Εργαστήριο Ηλεκτρονικής της Σχολής Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών του Εθνικού Μετσόβιου Πολυτεχνείου. Σε αυτό το σημείο θα ήθελα να ευχαριστήσω όλους όσους συνέβαλαν στην ολοκλήρωση της εργασίας.

Πρώτον από όλους θα ήθελα να ευχαριστήσω τον επιβλέποντα καθηγητή μου, καθηγητή του Ε.Μ.Π. κ. Ιωάννη Παπανάνο, ο οποίος με καθοδήγησε με τις συμβουλές του στη διάρκεια της εκπόνησης της εργασίας. Επίσης, ένα θερμότατο ευχαριστώ στους υποψήφιους διδάκτορες Τσιμπινό Ευάγγελο, Ψύλλο Δημήτριο και Γαλανόπουλο Κωνσταντίνο των οποίων η βοήθεια σε καίρια σημεία και η διάθεση για συνεργασία και ανταλλαγή ιδεών ήταν ανεκτίμητης αξίας. Ιδιαίτέρως οφείλω να ευχαριστήσω τον Τσιμπινό Ευάγγελο γιατί μέσω των συζητήσεων μαζί του και των καθοριστικότερων όπως αποδείχθηκε ιδεών του με καθοδήγησε όσο μπορούσε στο να ολοκληρώσω την διπλωματική μου. Επίσης θέλω να ευχαριστήσω τους παραπάνω τρεις καθώς και τους συναδέλφους Μόρφη Θεοδώρα και Βλαχογιαννάκη Γεράσιμο για το πολύ καλό και φιλικό κλίμα στο Εργαστήριο Ηλεκτρονικής. Με τους συναδέλφους που έκαναν και αυτοί την διπλωματική τους είχαμε τέλειο κλίμα συνεργασίας και τους ευχαριστώ πολύ.

Τέλος, ευχαριστώ πάρα πολύ τους γονείς μου γιατί χωρίς αυτούς δε θα ήμουν φοιτητής αυτής της σχολής. Με στήριζαν και με στηρίζουν ψυχολογικά πάντα και φρόντισαν οι σπουδές μου να διεξαχθούν υπό τις καλύτερες συνθήκες, μακριά από προβλήματα, και τους ευχαριστώ για αυτό.

Περιεχόμενα

Περίληψη	5
Abstract	7
Ευχαριστίες	9
Περιεχόμενα	11
Σχήματα	15
Πίνακες	23
1 Εισαγωγή στο PLL	25
1.1 Ορισμοί.....	25
1.1.1 Τι είναι PLL.....	25
1.1.2 FMCW	25
1.2 Η δομή ενός κλασικού PLL	26
1.3 Κατηγοριοποίηση PLL.....	27
1.4 Βασικές λειτουργικές δομές υβριδικού PLL.....	28
1.4.1 Ανιχνευτής φάσης	28
Λειτουργία PFD.....	34
1.4.2 Φίλτρο	37
1.4.2.1 Παθητικό lead-lag φίλτρο.....	38
1.4.2.2 Ενεργό lead-lag φίλτρο.....	41
1.4.2.3 Ενεργό PI φίλτρο.....	43
PFD με charge pump έξοδο	45
1.4.3 Ταλαντωτής ελεγχόμενος από τάση (VCO)	49
1.4.4 Διαιρέτης συχνότητας (Down-scaler).....	49
Διαιρέτες υψηλής συχνότητας.....	50
1.5 Integer-N PLL	52
1.6 Θορυβική ανάλυση ενός PLL.....	53
1.6.1 Θόρυβος φάσης	53
1.6.1.1 Ορισμός θορύβου φάσης.....	53
1.6.1.2 Πηγές θορύβου φάσης ενός PLL	55
1.6.1.3 Θόρυβος φάσης ταλαντωτή αναφοράς	56

Υπολογισμός συνάρτησης μεταφοράς $H(f)$ κλειστού βρόχου PLL	58
1.6.1.4 Θόρυβος φάσης VCO.....	61
1.6.1.5 Θόρυβος φάσης υπόλοιπων δομών του PLL.....	62
1.6.1.6 Συνολικός θόρυβος φάσης εξόδου PLL.....	64
1.6.2 Spur emissions (Λανθασμένες εκπομπές).....	65
1.7 Χρόνος κλειδώματος του PLL	69
2 Σχεδίαση του integer-N PLL	71
2.1 Προδιαγραφές.....	71
2.2 Ταλαντωτής αναφοράς	71
2.3 Ανιχνευτής φάσης	72
2.4 Φίλτρο	72
2.4.1 PLL με δεύτερης τάξης lead-lag παθητικό φίλτρο.....	72
2.4.2 PLL με τρίτης τάξης lead-lag παθητικό φίλτρο.....	75
2.4.3 PLL με δεύτερης τάξης PI ενεργό φίλτρο	79
2.4.4 PLL με τρίτης τάξης PI ενεργό φίλτρο.....	81
2.5 VCO	84
2.6 Διαιρέτης συχνότητας	84
3 Ταλαντωτής ελεγχόμενος από τάση (VCO)	85
3.1 Γενικά για ταλαντωτές.....	85
3.2 LC ταλαντωτές	86
3.2.1 Κύκλωμα LC.....	86
3.2.2 Ενεργό κύκλωμα και θετική ανάδραση	89
3.3 VCO.....	94
3.3.1 Varactor	94
3.3.2 Τοπολογίες VCO	97
NMOS LC τοπολογία.....	97
PMOS LC τοπολογία	100
CMOS LC τοπολογία	100
3.3.3 Επιλογή τοπολογίας	101
3.3.4 Σχεδίαση του VCO	103
Πόλωση	103
Κύκλωμα συντονισμού.....	104
Ενεργό κομμάτι	105

3.4 Θόρυβος φάσης LC ταλαντωτή	106
4 Σχεδίαση του VCO στο Cadence	113
4.1 Τεχνολογία – Χαρακτηριστικά.....	113
4.2 Τοπολογία.....	113
4.3 Παρουσίαση στοιχείων του VCO.....	115
4.3.1 Cross-coupled transistors	115
4.3.2 Κυματοδηγός.....	116
4.3.3 Varactor	123
4.3.4 Καθρέφτης ρεύματος	129
4.4 DC ανάλυση VCO	131
4.5 Transient ανάλυση του VCO.....	134
Φορτίο εξόδου του VCO.....	134
4.6 PSS ανάλυση (Periodic Steady-State) και Pnoise ανάλυση.....	139
4.6.1 Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του VCO	140
4.6.2 Θόρυβος φάσης του VCO	141
4.6.3 Αρμονικές σήματος εξόδου του VCO	143
4.7 Layout	146
4.7.1 DC ανάλυση του layout του VCO.....	150
4.7.2 Transient ανάλυση	152
4.7.3 PSS και Pnoise ανάλυση	153
4.7.4 Θόρυβος φάσης του layout του VCO	154
4.7.5 Αρμονικές σήματος εξόδου του layout του VCO	156
5 Το PLL στο Simulink	157
5.1 Παρουσίαση των blocks	157
5.1.1 Συχνότητα αναφοράς	157
Το υποσύστημα που παράγει το σήμα αναφοράς	158
Το υποσύστημα που καθορίζει τη συχνότητα του σήματος αναφοράς.....	159
5.1.2 PFD (Ανιχνευτής φάσης-συχνότητας).....	162
5.1.3 Φίλτρο	164
5.1.4 VCO.....	165
Περιγραφή μενού SpectreRF Engine block	165
Simulation steps	166
FFT	168

5.1.5 Διαιρέτης συχνότητας	169
5.2 Ρύθμιση της προσομοίωσης	171
6 Παράλληλη προσομοίωση (co-simulation) PLL-VCO	173
6.1 Διαδικασία αρχικοποίησης του co-simulation.....	173
6.2 Φίλτρο PLL και απόκριση συχνότητας του PLL	174
6.3 Αποτελέσματα co-simulation	176
6.3.1 Co-simulation με το πρώτο PLL	177
6.3.2 Co-simulation με το δεύτερο PLL	183
6.4 Θόρυβος φάσης εξόδου PLL.....	185
7 Συμπεράσματα	187
Προτάσεις για περαιτέρω ενασχόληση	189
Βιβλιογραφία	190

Σχήματα

- Σχήμα 1.1.1: Γραμμικοποίηση του chirp κάνοντας χρήση PLL (σελ.26)
- Σχήμα 1.2.1 : Γραμμικό PLL (σελ.26)
- Σχήμα 1.2.2 : Δομή ενός κλασικού PLL (σελ.27)
- Σχήμα 1.4.1.1 : EXOR ανιχνευτής φάσης (σελ.28)
- Σχήμα 1.4.1.2 : (a) κυματομορφές εισόδων-εξόδου για $\theta_e=0$ (b) κυματομορφές εισόδων-εξόδου για $\theta_e>0$ (σελ.29)
- Σχήμα 1.4.1.3 : Χαρακτηριστική του EXOR ανιχνευτή φάσης (σελ.30)
- Σχήμα 1.4.1.4 : Έξοδος EXOR για μη συμμετρικές εισόδους (σελ.30)
- Σχήμα 1.4.1.5 : J-K flip-flop με ρολόι (σελ.31)
- Σχήμα 1.4.1.6 : J-K flip-flop ανιχνευτής φάσης (σελ.31)
- Σχήμα 1.4.1.7 : (a) κυματομορφές εισόδων-εξόδου για $\theta_e=0$ (b) κυματομορφές εισόδων-εξόδου για $\theta_e>0$ (σελ.32)
- Σχήμα 1.4.1.8 : Χαρακτηριστική του J-K flip-flop ανιχνευτή φάσης (σελ.32)
- Σχήμα 1.4.1.9 : PFD (σελ.33)
- Σχήμα 1.4.1.10 : (a) ιδεατές συμμετρικές κυματομορφές εισόδων-εξόδου PFD για $\theta_e=0$ (b) για $\theta_e>0$ (c) για $\theta_e<0$ (σελ.35)
- Σχήμα 1.4.1.11 : Χαρακτηριστική PFD (σελ.36)
- Σχήμα 1.4.1.12 : Κατάσταση μη κλειδώματος του PLL (σελ.36)
- Σχήμα 1.4.2.1 : Πρώτης τάξης παθητικό lead-lag φίλτρο (σελ.38)
- Σχήμα 1.4.2.2 : Ασυμπτωτικό Bode κέρδους παθητικού lead-lag πρώτης τάξης (σελ.39)
- Σχήμα 1.4.2.3 : Δεύτερης τάξης παθητικό lead-lag φίλτρο (σελ.39)
- Σχήμα 1.4.2.4 : Δεύτερης τάξης παθητικό lead-lag φίλτρο (σελ.39)
- Σχήμα 1.4.2.5 : Τρίτης τάξης παθητικό lead-lag φίλτρο (σελ.40)
- Σχήμα 1.4.2.6 : Ενεργό lead-lag φίλτρο πρώτης τάξης (σελ.41)
- Σχήμα 1.4.2.7 : Ασυμπτωτικό Bode κέρδους ενεργού lead-lag πρώτης τάξης (σελ.41)
- Σχήμα 1.4.2.8 : Ενεργό lead-lag φίλτρο δεύτερης τάξης (σελ.42)
- Σχήμα 1.4.2.9 : Ενεργό lead-lag φίλτρο τρίτης τάξης (σελ.42)
- Σχήμα 1.4.2.10 : Πρώτης τάξης ενεργό PI φίλτρο (σελ.44)
- Σχήμα 1.4.2.11 : Ασυμπτωτικό Bode κέρδους ενεργού PI πρώτης τάξης (σελ.44)

- Σχήμα 1.4.2.12 : Δεύτερης τάξης ενεργό PI φίλτρο (σελ.44)
- Σχήμα 1.4.2.13 : Τρίτης τάξης ενεργό PI φίλτρο (σελ.45)
- Σχήμα 1.4.2.14 : PFD ακολουθούμενος από πρώτης τάξης παθητικό lead-lag φίλτρο (σελ.46)
- Σχήμα 1.4.2.15 : PFD με charge pump έξοδο, ακολουθούμενος από πρώτης τάξης παθητικό lead-lag φίλτρο (σελ.46)
- Σχήμα 1.4.2.16 : Ισοδύναμο με σχήμα 1.4.2.15, κλασικός PFD ακολουθούμενος από ενεργό PI πρώτης τάξης φίλτρο (σελ.48)
- Σχήμα 1.4.4.1 : (a) ασύγχρονος διαιρέτης τριών σταδίων (b) σύγχρονος διαιρέτης τριών σταδίων (σελ.49)
- Σχήμα 1.4.4.2 : Επίδραση του flip-flop συγχρονισμού στο jitter (σελ.50)
- Σχήμα 1.4.4.3 : Σταθερός διαιρέτης (σελ.50)
- Σχήμα 1.4.4.4 : Γενικός προγραμματισμός διαιρέτης (σελ.51)
- Σχήμα 1.4.4.5 : Pulse-swallow διαιρέτης (σελ.51)
- Σχήμα 1.4.4.6 : Σ-Δ προγραμματισμός διαιρέτης (σελ.52)
- Σχήμα 1.4.4.7 : PLL με prescaler πριν από τον σταθερό διαιρέτη συχνότητας (σελ.52)
- Σχήμα 1.5.1 : Αρχιτεκτονική Integer-N PLL (σελ.53)
- Σχήμα 1.6.1.1 : (α) Ιδανικό φάσμα εξόδου ενός PLL (β) Πραγματικό φάσμα εξόδου ενός PLL γύρω από την κεντρική συχνότητα-θόρυβος φάσης (σελ.54)
- Σχήμα 1.6.1.2 : Phase jitter σε ένα σήμα (σελ.54)
- Σχήμα 1.6.1.3 : Μοντέλο ταλαντωτή αναφοράς για μελέτη θορύβου φάσης (σελ.56)
- Σχήμα 1.6.1.4 : Κέρδος κλειστού βρόχου θορυβικού μοντέλου ταλαντωτή αναφοράς συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_o (σελ.56)
- Σχήμα 1.6.1.5 : $S_{\theta n, in}$ συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_o (σελ.57)
- Σχήμα 1.6.1.6 : $S_{\theta n, ref}$ συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_o (σελ.58)
- Σχήμα 1.6.1.7 : Integer-N PLL (σελ.58)
- Σχήμα 1.6.1.8 : Συνάρτηση μεταφοράς κλειστού βρόχου $H(s)$ για θόρυβο φάσης από ταλαντωτή αναφοράς (σελ.60)
- Σχήμα 1.6.1.9 : Μοντέλο για τον υπολογισμό του θορύβου φάσης στην έξοδο του PLL (σελ.61)
- Σχήμα 1.6.1.10 : Συνάρτηση μεταφοράς κλειστού βρόχου $G_n(s)$ για θόρυβο φάσης από VCO (σελ.62)
- Σχήμα 1.6.1.11 : Τυπικός θόρυβος φάσης στην έξοδο ενός PLL (σελ.64)
- Σχήμα 1.6.2.1 : Θόρυβος φάσης και spurs αναφοράς στο φάσμα της εξόδου ενός PLL (σελ.65)
- Σχήμα 1.6.2.2 : Έξοδος του charge pump όταν το PLL έχει κλειδώσει (σελ.66)

Σχήμα 1.6.2.3 : Μη ιδανικός παλμός τάσης στην έξοδο UP του PFD	(σελ.66)
Σχήμα 1.7.1 : Χαρακτηριστική απόκριση της συχνότητας εξόδου του PLL σε βηματική αλλαγή συχνότητας της εισόδου	(σελ.70)
Σχήμα 2.4.1 : PFD – δεύτερης τάξης lead-lag παθητικό φίλτρο	(σελ.73)
Σχήμα 2.4.2 : PFD – τρίτης τάξης lead-lag παθητικό φίλτρο	(σελ.75)
Σχήμα 2.4.3 : PFD – ενεργό PI δεύτερης τάξης φίλτρο	(σελ.79)
Σχήμα 2.4.4 : PFD – τρίτης τάξης ενεργό PI φίλτρο	(σελ.81)
Σχήμα 2.4.5 : Ασυμπτωτικό Bode κέρδους της $H_o(j\omega)$	(σελ.82)
Σχήμα 3.1.1 : Συστήματα με θετική και αρνητική ανάδραση κατά την ταλάντωσή τους σε μια συχνότητα	(σελ.85)
Σχήμα 3.2.1 : Πραγματικό LC κύκλωμα	(σελ.87)
Σχήμα 3.2.2 : Τοπολογία LC κυκλώματος ισοδύναμου με σχήμα 3.2.1	(σελ.87)
Σχήμα 3.2.3 : LC κύκλωμα και με τις δύο μη ιδανικότητες	(σελ.88)
Σχήμα 3.2.4 : Διέγερση-αποσβεννύμενη ταλάντωση LC κυκλώματος	(σελ.88)
Σχήμα 3.2.5 : Διέγερση-αέναη ταλάντωση LC κυκλώματος	(σελ.89)
Σχήμα 3.2.6 : LC ταλαντωτής	(σελ.89)
Σχήμα 3.2.7 : Ακόλουθος πηγής (M1) με θετική ανάδραση (M2)	(σελ.89)
Σχήμα 3.2.8 : Απλοποιημένο ΙΚΑΣ του σχήματος 3.2.7	(σελ.90)
Σχήμα 3.2.9 : LC ταλαντωτής	(σελ.90)
Σχήμα 3.2.10 : Cross-coupled ταλαντωτής	(σελ.91)
Σχήμα 3.2.11 : Ισοδύναμο κύκλωμα του σχήματος 3.2.10	(σελ.91)
Σχήμα 3.2.12 : Ισοδύναμο κύκλωμα τρανζίστορ M2 – LC κυκλώματος του σχήματος 3.2.10	(σελ.92)
Σχήμα 3.2.13 : Αρχή και εξέλιξη της ταλάντωσης στους διαφορικούς κόμβους X και Y	(σελ.93)
Σχήμα 3.3.1 : Απλοποιημένο μοντέλο varactor-διόδου pn	(σελ.95)
Σχήμα 3.3.2 : Τοπολογία VCO με varactors ανάστροφα πολωμένους	(σελ.96)
Σχήμα 3.3.3 : (a-c) τρεις εναλλακτικές υλοποιήσεις NMOS τοπολογίας	(σελ.98)
Σχήμα 3.3.4 : (a) βασική NMOS τοπολογία (b) τοπολογία με ανεστραμμένους varactors (c) τοπολογία στην οποία ελέγχονται οι τάσεις και των δύο άκρων των varactors (d) τοπολογία με common mode source degeneration	(σελ.99)
Σχήμα 3.3.5 : (a-c) τρεις εναλλακτικές υλοποιήσεις CMOS τοπολογίας	(σελ.101)
Σχήμα 3.3.6 : NMOS τοπολογία VCO με varactors ανάστροφα πολωμένους	(σελ.101)

- Σχήμα 3.3.7 : Απλοποιημένο ισοδύναμο με σχήμα 3.3.6 κύκλωμα υψηλών συχνοτήτων (σελ.102)
- Σχήμα 3.3.8 : Εκτίμηση των χωρητικότητων του απλοποιημένου ισοδύναμου μοντέλου nMOS υψηλών συχνοτήτων (σελ.102)
- Σχήμα 3.3.9 : Επιλεγείσα πηγή ρεύματος με καθρέπτη ρεύματος από δύο MOS και έναν αντιστάτη (σελ.103)
- Σχήμα 3.3.10 : Διάταξη υπολογισμού της αντίστασης εξόδου της πηγής ρεύματος (σελ.104)
- Σχήμα 3.3.11 : Ενδεικτικό διάγραμμα του Q ενός πηνίου συναρτήσει της συχνότητας σχεδιασμένο για λειτουργία στα 3.2 GHz (σελ.104)
- Σχήμα 3.4.1 : Κρουστική απόκριση πλάτους και φάσης σε έναν ιδανικό ταλαντωτή (σελ.106)
- Σχήμα 3.4.2 : Χώρος καταστάσεων ταλαντωτή όπου φαίνεται η εξέλιξη μιας μεταβολής στο πλάτος και στη φάση του σήματος ταλάντωσης (σελ.107)
- Σχήμα 3.4.3 : Σήμα ταλάντωσης και ISF ενός τυπικού LC ταλαντωτή (σελ.107)
- Σχήμα 3.4.4 : Θόρυβος MOS τρανζίστορ (σελ.108)
- Σχήμα 3.4.5 : Μετατροπή θορύβου MOS τρανζίστορ σε θόρυβο φάσης (σελ.109)
- Σχήμα 3.4.6 : Τυπικός θόρυβος φάσης ταλαντωτή (σελ.109)
- Σχήμα 3.4.7 : Πηγές θορύβου NMOS LC ταλαντωτή (σελ.111)
- Σχήμα 3.4.8 : Απλοποιημένο ισοδύναμο NMOS LC ταλαντωτή για θόρυβο των cross-coupled τρανζίστορ (σελ.111)
- Σχήμα 3.4.9 : Διαφορικό ισοδύναμο για θόρυβο cross-coupled LC ταλαντωτή (σελ.112)
- Σχήμα 4.2.1 : Σχηματικό κυκλώματος VCO (σελ.114)
- Σχήμα 4.3.1 : Testbench για υπολογισμό f_T (σελ.115)
- Σχήμα 4.3.2 : Μέτρο του κέρδους ρεύματος βραχυκυκλώσεως για το cross-coupled `lvtnfet_rf` του design μου (σελ.116)
- Σχήμα 4.3.3 : Τομή ενός coplanar waveguide και του υποστρώματος (σελ.117)
- Σχήμα 4.3.4 : Testbench για υπολογισμό επαγωγής L και συντελεστή ποιότητας Q του coupledcpw κυματοδηγού (σελ.119)
- Σχήμα 4.3.5 : Ισοδύναμο testbench κυματοδηγού (σελ.119)
- Σχήμα 4.3.6 : L κυματοδηγού coupledcpw από 1GHz ως 10THz (σελ.120)
- Σχήμα 4.3.7 : Q coupledcpw κυματοδηγού από 1GHz ως 10THz (σελ.120)
- Σχήμα 4.3.8 : L coupledcpw κυματοδηγού από 1GHz ως 500GHz (σελ.121)
- Σχήμα 4.3.9 : Q coupledcpw κυματοδηγού από 1GHz ως 2THz (σελ.121)
- Σχήμα 4.3.10 : L coupledcpw κυματοδηγού στο εύρος συχνοτήτων που λειτουργεί ο VCO (σελ.122)
- Σχήμα 4.3.11 : Q coupledcpw κυματοδηγού στο εύρος συχνοτήτων που λειτουργεί ο VCO (σελ.122)

Σχήμα 4.3.12 : Προφίλ προσμίξεων για “Abrupt Varactor”	(σελ.123)
Σχήμα 4.3.13 : Προφίλ προσμίξεων για “Hyper-Abrupt Varactor”	(σελ.123)
Σχήμα 4.3.14 : Χαρακτηριστική C-V για “Abrupt Varactor”	(σελ.124)
Σχήμα 4.3.15 : Χαρακτηριστική C-V για “Hyper-Abrupt Varactor”	(σελ.124)
Σχήμα 4.3.16 : Μοντέλο havar	(σελ.125)
Σχήμα 4.3.17 : Testbench για υπολογισμό C-V του havar	(σελ.126)
Σχήμα 4.3.18 : C-V χαρακτηριστική varactor	(σελ.126)
Σχήμα 4.3.19 : Χωρητικότητα varactor συναρτήσει συχνότητας για πόλωση -0.6V	(σελ.127)
Σχήμα 4.3.20 : Ισοδύναμο για έναν πυκνωτή	(σελ.128)
Σχήμα 4.3.21 : Q varactor συναρτήσει της τάσης στην άνοδο	(σελ.128)
Σχήμα 4.4.1 : Testbench κυκλώματος συντονισμού του VCO	(σελ.132)
Σχήμα 4.4.2 : $Re(Y_{11})$ ως προς συχνότητα του κυκλώματος συντονισμού VCO με -0.6V πόλωση στους varactors	(σελ.133)
Σχήμα 4.4.3 : $Re(Y_{11})$ για πόλωση της ανόδου των varactors από 0V ως 1V	(σελ.133)
Σχήμα 4.5.1 : Transient single-ended σήμα εξόδου του VCO	(σελ.135)
Σχήμα 4.5.2 : Transient single-ended σήμα εξόδου VCO κατά το μεταβατικό στάδιο πριν φτάσει το steady-state πλάτος	(σελ.135)
Σχήμα 4.5.3 : Transient σήμα κατά την έναρξη της ταλάντωσης	(σελ.136)
Σχήμα 4.5.4. : Transient single-ended σήμα εξόδου VCO κατά τη σταθερή κατάσταση	(σελ.136)
Σχήμα 4.5.5 : Single-ended σήμα εξόδου VCO και σήμα εισόδου VCO (net5)	(σελ.137)
Σχήμα 4.5.6 : Πλάτος single-ended σήματος εξόδου του VCO για είσοδο τον προηγούμενο παλμό από 0V σε 1V	(σελ.138)
Σχήμα 4.5.7 : I-V χαρακτηριστική του varactor havar	(σελ.139)
Σχήμα 4.6.1 : Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του VCO	(σελ.140)
Σχήμα 4.6.2 : Κέρδος VCO για τάσεις εισόδου 0V-1V	(σελ.141)
Σχήμα 4.6.3 : Θόρυβος φάσης VCO για τάση εισόδου 0.6V	(σελ.142)
Σχήμα 4.6.4 : Θόρυβος φάσης VCO για τάση εισόδου 0V	(σελ.143)
Σχήμα 4.6.5 : Θόρυβος φάσης VCO για τάση εισόδου 1V	(σελ.143)
Σχήμα 4.6.6 : Αρμονικές single-ended εξόδου VCO	(σελ.144)
Σχήμα 4.6.7 : Αρμονικές διαφορικής εξόδου VCO	(σελ.144)
Σχήμα 4.6.8 : Αρμονικές σήματος στην πηγή των cross-coupled τρανζίστορ	(σελ.145)

Σχήμα 4.7.1 : Layout του VCO	(σελ.146)
Σχήμα 4.7.2 : Σχηματικό προσαρμοσμένο στο layout	(σελ.147)
Σχήμα 4.7.3 : C-V χαρακτηριστική varactor του layout	(σελ.149)
Σχήμα 4.7.4 : Κρίσιμα παρασιτικά στοιχεία του layout	(σελ.151)
Σχήμα 4.7.5 : Transient single-ended σήμα εξόδου του layout του VCO για τάση εισόδου 0.6V	(σελ.152)
Σχήμα 4.7.6 : Single-ended σήμα εξόδου του layout του VCO και σήμα εισόδου VCO (net05)	(σελ.152)
Σχήμα 4.7.7 : Πλάτος single-ended σήματος εξόδου του layout του VCO για είσοδο τον προηγούμενο παλμό από 0V σε 1V	(σελ.153)
Σχήμα 4.7.8 : Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του layout του VCO	(σελ.153)
Σχήμα 4.7.9 : Κέρδος του layout του VCO για τάσεις εισόδου 0V-1V	(σελ.154)
Σχήμα 4.7.10 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 0V	(σελ.154)
Σχήμα 4.7.11 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 0.6V	(σελ.155)
Σχήμα 4.7.12 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 1V	(σελ.155)
Σχήμα 4.7.13 : Αρμονικές single-ended εξόδου του layout του VCO	(σελ.156)
Σχήμα 4.7.14 : Αρμονικές σήματος στην πηγή των cross-coupled τρανζίστορ	(σελ.156)
Σχήμα 5.1 : Σχεδιασθείσα τοπολογία PLL	(σελ.157)
Σχήμα 5.1.1 : Υποσύστημα παραγωγής σήματος αναφοράς	(σελ.158)
Σχήμα 5.1.2 : Υποσύστημα καθορισμού συχνότητας αναφοράς	(σελ.159)
Σχήμα 5.1.3 : Υποσύστημα αύξησης της συχνότητας αναφοράς	(σελ.160)
Σχήμα 5.1.4 : Υποσύστημα μείωσης της συχνότητας αναφοράς	(σελ.160)
Σχήμα 5.1.5 : PFD	(σελ.162)
Σχήμα 5.1.6 : Μετατροπή των σημάτων UP και DN σε συνεχή τάση	(σελ.163)
Σχήμα 5.1.7 : Μετατροπέας σχήματος 5.1.6 και PI φίλτρο	(σελ.164)
Σχήμα 5.1.8 : Μενού του block SpectreRF Engine	(σελ.165)
Σχήμα 5.1.9 : Σήμα στην έξοδο του SpectreRF Engine block για μέγιστο βήμα προσομοίωσης $1/(10^{77.616} \cdot 10^9)$ sec	(σελ.167)
Σχήμα 5.1.10 : Blocks για παρουσίαση φάσματος του σήματος εξόδου του VCO κατά τη διάρκεια της προσομοίωσης	(σελ.168)
Σχήμα 5.1.11 : Σήμα εξόδου συγκριτή για μέγιστο βήμα προσομοίωσης $1/(10^{77.616} \cdot 10^9)$ sec	(σελ.169)

- Σχήμα 5.1.12 : Διαιρέτης συχνότητας (σελ.170)
- Σχήμα 5.1.13 : Συνολικό μοντέλο του PLL (σελ.171)
- Σχήμα 6.2.1 : Bode μέτρου-φάσης $H_{oi}(s)$ (σελ.175)
- Σχήμα 6.2.2 : Bode μέτρου-φάσης της $H_{ci}(s)$ (σελ.175)
- Σχήμα 6.3.1 : Bode μέτρου-φάσης της $H_{ci}(s)$ του τύπου (6.3) για $N=1000$ και $N=1008$ (σελ.177)
- Σχήμα 6.3.2 : Τάση εισόδου VCO για τα πρώτα τέσσερα βήματα συχνοτήτων (σελ.178)
- Σχήμα 6.3.3 : Φάσμα σήματος εξόδου VCO με την κύρια συνιστώσα στα 77GHz (σελ.178)
- Σχήμα 6.3.4 : Κύρια συνιστώσα του φάσματος εξόδου του PLL ακριβώς στα 77GHz (σελ.179)
- Σχήμα 6.3.5 : Κύρια συνιστώσα του φάσματος εξόδου του PLL κοντά στα 77.019250GHz (σελ.179)
- Σχήμα 6.3.6 : Τάση εισόδου VCO στα πρώτα τέσσερα κλειδώματα με zoom στον γ -άξονα (σελ.179)
- Σχήμα 6.3.7 : Τάση εισόδου VCO για 65 βήματα της συχνότητας αναφοράς (σελ.180)
- Σχήμα 6.3.8 : Τάση εισόδου VCO στα πρώτα 43 κλειδώματα με zoom στον γ -άξονα (σελ.180)
- Σχήμα 6.3.9 : Τάση εισόδου VCO στα τελευταία δύο κλειδώματα πριν αρχίσει να μειώνεται η συχνότητα αναφοράς (σελ.180)
- Σχήμα 6.3.10 : η πρώτη θετική ακμή του σήματος αναφοράς (πάνω) και η πρώτη θετική ακμή του σήματος εξόδου του διαιρέτη συχνότητας (κάτω) κατά την αρχή της προσομοίωσης (σελ.181)
- Σχήμα 6.3.11 : Σήματα εισόδου του PFD όταν δεν έχει κλειδώσει το PLL (σελ.181)
- Σχήμα 6.3.12 : Σήματα εισόδου του PFD όταν έχει κλειδώσει το PLL (σελ.181)
- Σχήμα 6.3.13 : Σήματα UP (πάνω) και DN (κάτω) στην έξοδο του PFD όταν αυξάνεται η συχνότητα του σήματος εξόδου του VCO (σελ.182)
- Σχήμα 6.3.14 : Σήματα UP (πάνω) και DN (κάτω) στην έξοδο του PFD όταν μειώνεται η συχνότητα του σήματος εξόδου του VCO (σελ.182)
- Σχήμα 6.3.15 : PLL με μεταβλητό διαιρέτη συχνότητας και σταθερή συχνότητα αναφοράς (σελ.183)
- Σχήμα 6.3.16 : Τιμή διαιρέτη συχνότητας για όλα τα βήματα (σελ.184)
- Σχήμα 6.3.17 : Τάση εισόδου του VCO για τα 16 βήματα του διαιρέτη του σήματος 6.3.16 (σελ.184)
- Σχήμα 6.3.18 : Ρεύμα εισόδου του φίλτρου (σελ.185)

Πίνακες

Πίνακας 1.4.1.1 : Πίνακας αληθείας της πύλης XOR	(σελ.28)
Πίνακας 4.1 : Μεγέθη τεχνολογίας IBM CMOS 90nm	(σελ.113)
Πίνακας 4.2 : Στοιχεία VCO	(σελ.114)
Πίνακας 4.3 : Παράμετροι τρανζίστορ lvtntfet_rf	(σελ.115)
Πίνακας 4.4 : Παράμετροι συνεπίπεδου κυματοδηγού	(σελ.118)
Πίνακας 4.5 : Παράμετροι varactor havar	(σελ.125)
Πίνακας 4.6 : Παράμετροι καθρέφτη ρεύματος	(σελ.129)
Πίνακας 4.7 : Παράμετροι διοδικά συνδεδεμένου τρανζίστορ	(σελ.129)
Πίνακας 4.8 : Παράμετροι τρανζίστορ πόλωσης	(σελ.130)
Πίνακας 4.9 : Παράμετροι αντίστασης καθρέφτη ρεύματος	(σελ.130)
Πίνακας 4.10 : dc παράμετροι VCO	(σελ.131)
Πίνακας 4.11 : Παράμετροι τρανζίστορ lvtntfet_rf στο layout	(σελ.148)
Πίνακας 4.12 : Παράμετροι συνεπίπεδου κυματοδηγού στο layout	(σελ.148)
Πίνακας 4.13 : Παράμετροι varactor havar στο layout	(σελ.149)
Πίνακας 4.14 : Παράμετροι mimcap πυκνωτή στο layout	(σελ.150)
Πίνακας 4.15 : dc παράμετροι του extracted VCO	(σελ.150)
Πίνακας 6.1 : Βασικές παράμετροι για την απόκριση του PLL	(σελ.174)
Πίνακας 6.2 : Τιμές στοιχείων PI φίλτρου	(σελ.174)
Πίνακας 7.1 : Βασικά χαρακτηριστικά VCO	(σελ.187)
Πίνακας 7.2 : Βασικά χαρακτηριστικά του extracted VCO	(σελ.187)
Πίνακας 7.3 : Βασικά χαρακτηριστικά PLL με μεταβλητή συχνότητα αναφοράς	(σελ.188)
Πίνακας 7.4 : Βασικά χαρακτηριστικά PLL με μεταβλητό διαιρέτη συχνότητας	(σελ.188)

1

Εισαγωγή στο PLL

1.1 Ορισμοί

1.1.1 Τι είναι PLL

Το PLL είναι ένα σύστημα ελέγχου που συγχρονίζει ένα σήμα εξόδου (που παράγεται από ταλαντωτή) με ένα σήμα εισόδου ή ένα σήμα αναφοράς τόσο ως προς τη συχνότητα όσο και ως προς τη φάση. Λέγεται PLL (Phase-Locked Loop, βρόχος κλειδωμένης φάσης) γιατί από τη στιγμή που το σύστημα συγχρονίζει το σήμα εξόδου με το σήμα εισόδου, η φάση του σήματος εξόδου είναι κλειδωμένη σε αυτήν του σήματος εισόδου, δηλαδή το σφάλμα φάσης ανάμεσα στην είσοδο και στην έξοδο γίνεται και παραμένει μηδενικό ή σταθερό. Προφανώς ο συγχρονισμός φάσης –συχνότητας προκύπτει γιατί το σύστημα έχει ανάδραση (εξ ου και ο βρόχος).

Στη συγκεκριμένη εργασία το PLL που σχεδιάστηκε λειτουργεί στην περιοχή των 77GHz και η εφαρμογή του θα μπορούσε να είναι σε ραντάρ FMCW (Frequency Modulated Continuous Wave).


1.1.2 FMCW

Το FMCW σήμα είναι ένα συνεχές σήμα που η συχνότητά του μεταβάλλεται διαμορφώνεται στο χρόνο σύμφωνα με ένα σχήμα. Στα FMCW ραντάρ η συχνότητα μεταβάλλεται τριγωνικά στο χρόνο και χρησιμοποιείται για την μέτρηση της απόστασης του δέκτη από τον ραντάρ. Ο χρόνος που κάνει το σήμα να ταξιδέψει από τον πομπό ξανά πίσω στον πομπό μετά από ανάκλαση στον δέκτη αντιστοιχεί, σύμφωνα με το τριγωνικό σχήμα διαμόρφωσης της συχνότητας του σήματος, σε μια διαφορά συχνοτήτων Δf . Ξέροντας αυτή τη διαφορά συχνοτήτων (κάνοντας fft στα σήματα που εκπέμπουμε και λαμβάνουμε), υπολογίζουμε τον χρόνο Δt στον οποίο αντιστοιχεί αυτή από την κλίση του τριγωνικού σχήματος $\Delta f/\Delta t$ και έτσι βρίσκουμε την απόσταση d του δέκτη από τον πομπό από τον τύπο $\Delta t = 2*d/c$, όπου c η ταχύτητα του φωτός.

Από τα παραπάνω συμπεραίνουμε ότι η κλίση $\Delta f/\Delta t$ πρέπει να είναι όσο το δυνατόν πιο σταθερή σε όλη την περιοχή συχνοτήτων ώστε να είναι πάντα σωστή η αντιστοίχιση χρόνου-συχνότητας. Για αυτό το λόγο χρησιμοποιείται ο ταλαντωτής ενσωματωμένος σε PLL και όχι

μόνος του, γιατί με αυτόν τον τρόπο ελαχιστοποιείται η ήδη υπάρχουσα μη γραμμικότητα του ταλαντωτή για όλες τις συχνότητες λειτουργίας. Όπως θα εξηγηθεί παρακάτω, ο ταλαντωτής ελεγχόμενος από τάση (vco) στη συγκεκριμένη περίπτωση λόγω των μη γραμμικών στοιχείων που είναι κυρίως οι *varactors*, εμφανίζει μη γραμμικότητα η οποία αυξάνεται όσο αυξάνεται η περιοχή των συχνοτήτων λειτουργίας. Οι *varactors* είναι σχετικά γραμμικοί μόνο σε μικρές συχνοτικές περιοχές.


Το τριγωνικό σχήμα διαμόρφωσης συχνότητας (η γραμμική μεταβολή της συχνότητας του σήματος προς τον χρόνο ονομάζεται *chirp*) και η διαφορά της χρησιμοποίησης PLL αντί μόνο του VCO φαίνονται στο παρακάτω σχήμα[1]:



Σχήμα 1.1.1: Γραμμικοποίηση του chirp κάνοντας χρήση PLL


1.2 Η δομή ενός κλασικού PLL

Ένα κλασικό PLL αποτελείται από τρεις βασικές λειτουργικές δομές που είναι ο *Ανιχνευτής Φάσης (Phase Detector)*, το *Φίλτρο του βρόχου (Loop Filter)* και ο *ταλαντωτής ελεγχόμενος από τάση (voltage-controlled oscillator)*. Σε αυτή την περίπτωση έχουμε το γραμμικό PLL στο οποίο η έξοδος έχει την ίδια συχνότητα με την είσοδο.



Σχήμα 1.2.1 : Γραμμικό PLL

Όταν το PLL χρησιμοποιείται ως συνθέτης συχνοτήτων (*Frequency Synthesizer*) προστίθεται ένας διαιρέτης συχνότητας στην ανάδραση του βρόχου. Όταν ο διαιρέτης διαιρεί δια N , η έξοδος του VCO, αφότου το PLL κλειδώσει, θα έχει συχνότητα N φορές μεγαλύτερη από αυτήν του σήματος εισόδου και όχι ίδια όπως στο γραμμικό PLL. Στο παρακάτω σχηματικό φαίνονται αυτές οι συστατικές δομές:



Σχήμα 1.2.2 : Δομή ενός κλασικού PLL

Στην περίπτωση μας θα χρησιμοποιηθεί ο συνθέτης συχνοτήτων και όχι το γραμμικό PLL.

Τα σήματα ενδιαφέροντος στο παραπάνω σύστημα είναι:

- Το σήμα εισόδου ή αναφοράς $u_1(t)$
- Η γωνιακή συχνότητα ω_1 του σήματος αναφοράς
- Το σήμα εξόδου $u_2(t)$ του VCO
- Η γωνιακή συχνότητα ω_2 του σήματος εξόδου
- Το σήμα εξόδου $u_2'(t)$ του διαιρέτη συχνότητας
- Η γωνιακή συχνότητα ω_2' του σήματος εξόδου του διαιρέτη συχνότητας
- Το σήμα εξόδου $u_d(t)$ του ανιχνευτή φάσης
- Το σήμα εξόδου $u_r(t)$ του φίλτρου που είναι το σήμα εισόδου του ταλαντωτή
- Το σφάλμα φάσης $\theta_e(t)$ που ορίζεται ως η διαφορά φάσης ανάμεσα στα σήματα $u_1(t)$ και $u_2(t)$

Η λειτουργία της κάθε βασικής δομής του PLL θα εξηγηθεί αναλυτικά στο αντίστοιχο υποκεφάλαιο.

1.3 Κατηγοριοποίηση PLL

Τα πρώτα PLLs ήταν γραμμικά και σε αυτά οι τρεις βασικές λειτουργικές δομές ήταν αναλογικές. Ως ανιχνευτής φάσης χρησιμοποιείται ένας αναλογικός πολλαπλασιαστής (μίκτης), το φίλτρο ήταν ένα αναλογικό παθητικό ή ενεργό RC φίλτρο και ο VCO κλασικά χρησιμοποιείται για να παράγει το σήμα εξόδου.

Κατόπιν, εμφανίστηκαν τα υβριδικά PLLs που έχουν αναλογικά και ψηφιακά μέρη. Αρχικά μόνο ο ανιχνευτής φάσης ήταν ψηφιακός, καθώς αποτελείτο ή από μια πύλη EXOR ή από ένα JK flip-flop, και τα υπόλοιπα ήταν αναλογικά. Σε σημερινές εκδοχές του υβριδικού PLL το μόνο

αναλογικό κομμάτι είναι το φίλτρο εκτός από τον VCO που εννοείται ότι είναι αναλογικός (η διάκριση βέβαια αφορά τα υπόλοιπα στοιχεία και όχι τον VCO). Σε αυτές ως ανιχνευτής φάσης χρησιμοποιείται ο ανιχνευτής φάσης-συχνότητας (PFD) που αποτελείται από δύο D flip-flops και μια πύλη NAND.

Φυσικά υπάρχουν και PLLs που είναι αμιγώς ψηφιακά, δηλαδή δεν έχουν πουθενά αντιστάσεις ή πυκνωτές.


Στην περίπτωση μου θα ασχοληθώ μόνο με το υβριδικό PLL γιατί το φίλτρο που σχεδιάστηκε είναι αναλογικό ενώ όλα τα υπόλοιπα στοιχεία του PLL (εκτός από τον VCO) είναι ψηφιακά.

1.4 Βασικές λειτουργικές δομές υβριδικού PLL

1.4.1 Ανιχνευτής φάσης

Ο ανιχνευτής φάσης είναι ένα κύκλωμα που έχει δύο εισόδους και μία έξοδο. Η έξοδος του $u_d(t)$ είναι ανάλογη της διαφοράς φάσης των δύο εισόδων $u_1(t)$ και $u'_2(t)$. Θα ασχοληθώ μόνο με τους ψηφιακούς ανιχνευτές φάσης γιατί όπως είπα έχουμε υβριδικό PLL.

1.4.1.1 EXOR ανιχνευτής φάσης



Σχήμα 1.4.1.1 : EXOR ανιχνευτής φάσης

Στο παραπάνω σχήμα η είσοδος u_1 είναι η είσοδος του PLL και η είσοδος u'_2 είναι η έξοδος του διαιρέτη συχνότητας της ανάδρασης.


Στο υβριδικό PLL τα σήματα εισόδου στον ανιχνευτή φάσης είναι ψηφιακά και ακολουθούν τη λογική 0 και 1.

u_1	u'_2	$u_1 \oplus u'_2$
T	T	F
T	F	T
F	T	T

Πίνακας 1.4.1.1 : Πίνακας αληθείας της πύλης XOR

Υποθέτω αρχικά ότι τα σήματα στις δύο εισόδους είναι συμμετρικά, δηλαδή έχουν duty cycle 50%, και έχουν και την ίδια συχνότητα, δηλαδή το PLL έχει κλειδώσει.

Με βάση τον παραπάνω πίνακα αληθείας, η έξοδος $u_d(t)$ έχει duty cycle 50% μόνο όταν τα σήματα u_1 και u_2 έχουν διαφορά φάσης 90° . Τότε έχουμε και μηδενικό σφάλμα φάσης θ_e . Όταν το u_2 καθυστερεί περισσότερο από 90° από το u_1 τότε αυξάνεται το duty cycle του u_d και έχουμε θετικό σφάλμα φάσης θ_e ανάμεσα στα δύο σήματα εισόδου. Όταν καθυστερεί το u_2 λιγότερο από 90° από το u_1 τότε έχουμε αρνητικό σφάλμα φάσης. Αυτά φαίνονται στο παρακάτω σχήμα:



Σχήμα 1.4.1.2 : (a) κυματομορφές εισόδων-εξόδου για $\theta_e=0$ (b) κυματομορφές εισόδων-εξόδου για $\theta_e>0$

Παραπάνω βλέπουμε ότι όταν $\theta_e=0$ η μέση τιμή του σήματος εξόδου u_d είναι $\bar{u}_d=0$ και όταν $\theta_e>0$ είναι $\bar{u}_d>0$. Το $\bar{u}_d=0$ είναι καταχρηστικό, απλά τονίζουμε ότι τότε το duty cycle είναι 50%. Ουσιαστικά μοιάζει με το σήμα εξόδου του φίλτρου που ακολουθεί τον ανιχνευτή φάσης, γιατί το φίλτρο ανάμεσα σε αυτά που κάνει είναι να ολοκληρώνει την είσοδό του, δηλαδή να βγάζει μια μέση τιμή σε χρόνο αρκετών περιόδων του σήματος αναφοράς.

Γενικά στην ανάλυση των PLLs βλέπουμε την εξέλιξη του θρόχου σε χρόνο μεγαλύτερο μιας περιόδου του σήματος αναφοράς ή εισόδου. Για αυτό το λόγο θέλουμε να βλέπουμε τη μέση τιμή του σήματος εξόδου του ανιχνευτή φάσης. Έτσι έχουμε το τελικό αποτέλεσμα σε ένα σύνολο περιόδων του σήματος αναφοράς στη συχνότητα εξόδου του PLL, η οποία σε αυτό το διάστημα αυξάνεται και μειώνεται. Θυμίζω ότι η συχνότητα εξόδου του PLL είναι πολλαπλάσια της συχνότητας εισόδου.


Η τιμή \bar{u}_d γίνεται μέγιστη για σφάλμα φάσης $\theta_e=90^\circ$, δηλαδή όταν καθυστερεί η είσοδος u_2 κατά 180° . Αντίστοιχα γίνεται ελάχιστη όταν $\theta_e=-90^\circ$, δηλαδή η είσοδος u_2 προπορεύεται της u_1 κατά 180° . Συγκεκριμένα, είναι

$$\bar{u}_d = K_d * \theta_e \quad (1.1)$$

όπου K_d το κέρδος του ανιχνευτή φάσης (η κλίση της χαρακτηριστικής του). Στην περίπτωση του EXOR ανιχνευτή φάσης το K_d είναι σταθερό και σε ιδανικές συνθήκες $K_d = \frac{U_B}{\pi}$, όπου U_B είναι η

τάση τροφοδοσίας του κυκλώματος του ανιχνευτή φάσης. Σε μη ιδανικές συνθήκες, όταν το σήμα εξόδου του ανιχνευτή φάσης οδεύει προς το λογικό 1 και δεν φτάνει την τροφοδοσία αλλά λίγο πιο κάτω (στο επίπεδο κορεσμού U_{sat+}), και αντίστοιχα οδεύει προς το λογικό 0 και δεν φτάνει το 0 αλλά λίγο πιο πάνω (στο επίπεδο κορεσμού U_{sat-}), τότε έχουμε

$$K_d = \frac{U_{sat+} - U_{sat-}}{\pi} \quad (1.2)$$




Σχήμα 1.4.1.3 : Χαρακτηριστική του EXOR ανιχνευτή φάσης

Από τα παραπάνω συμπεραίνουμε ότι ο EXOR ανιχνευτής φάσης μπορεί να ανιχνεύει τη διαφορά φάσης των δύο εισόδων και γενικότερα το PLL μπορεί να συγχρονίζει ως προς τη φάση τα σήματα εισόδου-εξόδου όσο το σφάλμα φάσης είναι στα όρια $-90^\circ < \theta_e < 90^\circ$, δηλαδή όσο οι εισοδοί έχουν διαφορά φάσης από -180° έως 180° .

Τα παραπάνω ισχύουν εφόσον όπως είπα οι εισοδοί έχουν duty cycle 50% και το PLL έχει κλειδώσει. Δηλαδή, το PLL έχει πετύχει κλείδωμα στη συχνότητα που πρέπει και μετά "παίζει" με τη διαφορά φάσης ανάμεσα στα σήματα εισόδου-εξόδου ώστε να γίνει και αυτή όσο γίνεται μικρότερη.

Όταν δεν έχει επιτευχθεί κλείδωμα, έχουμε την διαδικασία του pull-in (η οποία θα εξεταστεί σε άλλη παράγραφο), εφόσον βέβαια η διαφορά στη συχνότητα είναι μέσα σε αντιμετωπίσιμα όρια (pull-in range).

Επίσης, όταν οι εισοδοί δεν είναι συμμετρικές, επηρεάζεται πολύ αρνητικά η λειτουργία του EXOR ανιχνευτή φάσης και η μέση τιμή του σήματος εξόδου u_d δεν εξακολουθεί να είναι ανάλογη του σφάλματος φάσης θ_e για $-90^\circ < \theta_e < 90^\circ$, αλλά για μικρότερο εύρος όπως φαίνεται παρακάτω:




Σχήμα 1.4.1.4 : Έξοδος EXOR για μη συμμετρικές εισόδους

Αυτό απορρέει από την φύση της XOR πύλης η οποία είναι ευαίσθητη στο επίπεδο της στάθμης του σήματος εισόδου και όχι στην ακμή ανόδου/καθόδου του σήματος εισόδου.

Τέλος αξίζει να τονιστεί ότι η έξοδος του EXOR ανιχνευτή όπως φαίνεται και στο σχήμα 1.4.1.2 έχει διπλάσια συχνότητα από τη συχνότητα των δύο εισόδων. Αυτή η συχνότητα βέβαια φιλτράρεται από το φίλτρο που ακολουθεί στον βρόχο. Παρ'όλα αυτά όμως, αυτό είναι ένα ακόμα μειονέκτημα αυτού του ανιχνευτή φάσης.


1.4.1.2 J-K flip-flop ανιχνευτής φάσης

Βέβαια δεν πρόκειται για το συνηθισμένο J-K flip-flop που έχει τρεις εισόδους, δύο ευαίσθητες στην στάθμη των δύο σημάτων εισόδου και μια τρίτη ακμοπυροδότητη είσοδο, όπως φαίνεται παρακάτω:



Σχήμα 1.4.1.5 : J-K flip-flop με ρολόι


Εμείς έχουμε μόνο **δύο** εισόδους, τις u_1 και u_2 . Έτσι ως ανιχνευτή φάσης θεωρούμε ένα J-K flip-flop με **δύο θετικά ακμοπυροδότητες** εισόδους.



Σχήμα 1.4.1.6 : J-K flip-flop ανιχνευτής φάσης

Όταν έρχεται μια θετική ακμή του σήματος u_1 τότε το flip-flop τίθεται στην κατάσταση 1 ($Q = u_d = 1$ και $Q' = 0$), ενώ όταν έρχεται μια θετική ακμή του σήματος u_2 τότε το flip-flop τίθεται στην κατάσταση 0 ($Q = u_d = 0$ και $Q' = 1$). Αφού το flip-flop είναι ακμοπυροδότητο δεν μας απασχολούν οι συνδυασμοί των δύο εισόδων.

Με δεδομένο ότι οι εισοδοί είναι συμμετρικές και το PLL έχει κλειδώσει, για να έχουμε εδώ $\bar{u}_d = 0$ (duty cycle 50%) πρέπει η μία είσοδος να υπολείπεται της άλλης ως προς την φάση κατά 180° . Τότε θεωρούμε ότι και το σφάλμα φάσης $\theta_e = 0$. Όταν η είσοδος u_1 προηγείται της u_2 περισσότερο από 180° , τότε $\theta_e > 0$ και το \bar{u}_d αυξάνεται αφού αυξάνεται το duty cycle του u_d . Αν η u_1 προηγείται της u_2 λιγότερο από 180° , τότε $\theta_e < 0$ και το \bar{u}_d μειώνεται.




Σχήμα 1.4.1.7 : (a) κυματομορφές εισόδων-εξόδου για $\theta_e=0$ (b) κυματομορφές εισόδων-εξόδου για $\theta_e>0$

Εδώ βλέπουμε ότι η έξοδος u_d του ανιχνευτή φάσης έχει την ίδια συχνότητα με αυτή των εισόδων του, εν αντιθέσει με τον προηγούμενο ανιχνευτή φάσης που η έξοδος του έχει διπλάσια συχνότητα.

Η τιμή \bar{u}_d γίνεται μέγιστη για σφάλμα φάσης $\theta_e=180^\circ$, δηλαδή όταν καθυστερεί η είσοδος u_2 κατά 360° . Αντίστοιχα γίνεται ελάχιστη όταν $\theta_e=-180^\circ$, δηλαδή η είσοδος u_2 προπορεύεται της u_1 κατά 360° . Ο τύπος (1.1) ισχύει και εδώ, με τη διαφορά ότι σε ιδανικές συνθήκες $K_d = \frac{U_B}{2\pi}$. Σε μη ιδανικές συνθήκες, έχουμε αντίστοιχα με την προηγούμενη περίπτωση

$$K_d = \frac{U_{sat+} - U_{sat-}}{2\pi} \quad (1.3)$$



Σχήμα 1.4.1.8 : Χαρακτηριστική του J-K flip-flop ανιχνευτή φάσης

Από τα παραπάνω συμπεραίνουμε ότι ο J-K flip-flop ανιχνευτής φάσης μπορεί να ανιχνεύει τη διαφορά φάσης των δύο εισόδων και γενικότερα το PLL μπορεί να συγχρονίζει ως


προς τη φάση τα σήματα εισόδου-εξόδου όσο το σφάλμα φάσης είναι στα όρια $-180^\circ < \theta_e < 180^\circ$, δηλαδή όσο οι είσοδοι έχουν διαφορά φάσης από -2π έως 2π .

Επίσης, με αυτόν τον ανιχνευτή φάσης δεν μας νοιάζει η συμμετρία των κυματομορφών εισόδου γιατί δε λειτουργεί με στάθμες του σήματος εισόδου αλλά με τις θετικές ακμές. Έτσι δεν αλλάζει η χαρακτηριστική αυτού του ανιχνευτή φάσης για μη συμμετρικά σήματα εισόδου.

Επομένως, οι ακμοπυροδότητες εισοδοί του είναι το μεγάλο του πλεονέκτημα σε σχέση με πριν, καθώς και το διπλάσιο εύρος σφάλματος φάσης στο οποίο επιτυγχάνεται συγχρονισμός.

1.4.1.3 Ανιχνευτής φάσης-συχνότητας (PFD)

Αυτός είναι ο πιο διαδεδομένος ανιχνευτής φάσης σήμερα. Όπως λέει και το όνομά του, η έξοδος του u_d δεν εξαρτάται μόνο από το σφάλμα φάσης θ_e αλλά και από το σφάλμα συχνότητας $\Delta\omega = \omega_1 - \omega'_2$, όταν δεν έχει το PLL κλειδώσει ακόμα. Το σχηματικό του είναι το εξής:



Σχήμα 1.4.1.9 : PFD

Βλέπουμε παραπάνω δύο D flip-flops που η εισοδος τους είναι συνδεδεμένη στο λογικό 1 μόνιμα, ενώ στην ακμοπυροδότητη εισοδο ρολογιού του πάνω D flip-flop συνδέεται το σήμα εισόδου του PLL u_1 και στην εισοδο ρολογιού του κάτω D flip-flop συνδέεται η έξοδος u'_2 του διαιρέτη συχνότητας. Επίσης οι έξοδοι των δύο D flip-flops είναι είσοδοι σε μια πύλη AND (ή NAND αν οι είσοδοι reset των D flip-flops ακολουθούν αρνητική λογική), η έξοδος της οποίας συνδέεται στις δύο reset εισόδους των flip-flops. Οι δύο έξοδοι Q των D flip-flops ορίζονται ως UP και DN.

Λειτουργία PFD

Όταν έρχεται μια θετική ακμή του σήματος u_1 (μπορεί να λειτουργεί ο PFD με αρνητικές ακμές των σημάτων, δεν είναι απαραίτητο να λειτουργεί μόνο με θετικές), το πάνω flip-flop τίθεται, αν δεν ήταν ήδη πριν, στην κατάσταση 1, άρα $UP=1$. Για όσο διάστημα δεν έρχεται θετική ακμή του σήματος u_2 συνεχίζει να είναι $UP=1$. Όταν έρθει τελικά θετική ακμή του σήματος u_2 , τότε η πύλη AND (ή NAND) δίνει 1 (ή 0 αντίστοιχα) στην έξοδο της και τα δύο flip-flops επανέρχονται μέσω των εισόδων reset στην κατάσταση 0, δηλαδή $UP=0$ και $DN=0$. Αντίστοιχα πράγματα γίνονται και αν έρθει πρώτα θετική ακμή της εισόδου u_2 .

Ιδανικά, μόλις έρθει και από την άλλη είσοδο θετική ακμή τότε αμέσως γίνεται reset και στα δύο flip-flops. Όμως στην πράξη, η πύλη AND (ή NAND) καθυστερεί να βγάλει σήμα στην έξοδο για μερικά nanoseconds. Επίσης έχουμε και μια καθυστέρηση στο να γίνει reset στα flip-flops από τη στιγμή που θα φτάσει το σήμα reset στις αντίστοιχες εισόδους. Έτσι, στην πράξη για μερικά nanoseconds και οι δύο έξοδοι UP και DN μένουν στο λογικό 1 μέχρι να επανέλθουν στην κατάσταση 0. Αυτό δημιουργεί κάποια προβλήματα στην σωστή λειτουργία του PLL τα οποία θα δούμε αργότερα.

Το υπόλοιπο κύκλωμα που αποτελείται από έναν αντιστροφέα, ένα pnp και ένα npn τρανζίστορ, είναι απαραίτητο ώστε τελικά ο PFD να έχει μία έξοδο, την u_d . **Βέβαια, όταν ο PFD δεν είναι μόνος του αλλά ακολουθεί το φίλτρο, τότε ως έξοδός του θεωρείται το ρεύμα I που διοχετεύεται στο φίλτρο από το pnp ή που τραβιέται από το φίλτρο μέσω του npn ώστε να αυξάνεται ή να μειώνεται αντίστοιχα η τάση εισόδου του φίλτρου u_d .**

Όταν $UP=1$ και $DN=0$ τότε άγει το pnp τρανζίστορ και δεν άγει το npn με αποτέλεσμα να “τραβιέται” η έξοδος u_d προς την τροφοδοσία, δηλαδή το λογικό 1. Στην αντίθετη περίπτωση, όταν δηλαδή $UP=0$ και $DN=1$ τότε δεν άγει το pnp τρανζίστορ και άγει το npn με αποτέλεσμα να “τραβιέται” η έξοδος u_d προς το χαμηλότερο δυναμικό που είναι η γείωση, δηλαδή το λογικό 0. Τα τρανζίστορ αυτά δηλαδή λειτουργούν ως διακόπτες.


Όταν $UP=DN=0$ τότε δεν άγει κανένα τρανζίστορ και έτσι η έξοδος u_d μένει θεωρητικά στην τάση που ήταν πριν. Έτσι συνολικά ο PFD είναι ένα τρισταθές κύκλωμα.

- $UP=1$ και $DN=0$ → κατάσταση 1
- $UP=0$ και $DN=1$ → κατάσταση 0
- $UP=0$ και $DN=0$ → κατάσταση υψηλής εμπέδησης
- $UP=1$ και $DN=1$ → κατάσταση μη ιδανική

Όταν $UP=1$ και $DN=1$ άγουν και τα δύο τρανζίστορ, κάτι που είναι ανεπιθύμητο. Γενικά άγουν για πολύ μικρό χρονικό διάστημα αλλά δεν παύουν να άγουν.

Στην βιβλιογραφία [2] η κατάσταση 0 ορίζεται ως κατάσταση -1 και η κατάσταση υψηλής εμπέδησης ορίζεται ως κατάσταση 0. Αυτό γίνεται μόνο και μόνο για να παρασταθεί το σήμα u_d το οποίο ουσιαστικά δεν υπάρχει. Έτσι όταν ενώ είμαστε στην κατάσταση υψηλής εμπέδησης έρθει πρώτα μια θετική ακμή του u_1 , τότε θα έχουμε στην έξοδο u_d έναν θετικό παλμό με διάρκεια τόση όση η διαφορά φάσης μεταξύ της πρώτης θετικής ακμής του u_1 και της πρώτης θετικής ακμής του u_2 . Αντίστοιχα θα έχουμε αρνητικό παλμό στην έξοδο u_d αν έρθει πρώτα

θετική ακμή του u_2' . Ιδανικά, μηδενικό σφάλμα φάσης θα έχουμε όταν οι θετικές ακμές από κάθε σήμα συμπίπτουν. Θα εξηγήσω παρακάτω όμως ότι αυτό στην πράξη δεν γίνεται. Για τα παραπάνω υποτίθεται ότι το PLL έχει κλειδώσει.




Σχήμα 1.4.1.10 : (a) ιδεατές συμμετρικές κυματομορφές εισόδων-εξόδου PFD για $\theta_e=0$
 (b) για $\theta_e>0$ (c) για $\theta_e<0$

Όπως έχω προαναφέρει το \bar{u}_d μοιάζει με την έξοδο του φίλτρου. Για αυτό το λόγο υπάρχει η κατάσταση -1 στη λειτουργία του PFD. Γιατί έχοντας παλμούς αρνητικούς, το \bar{u}_d θα είναι αρνητικό και έτσι θα είναι σαν να μειώνεται σταδιακά η τάση στην έξοδο του φίλτρου.

Παραπάνω φαίνεται ότι, εφόσον έχει επιτευχθεί κλείδωμα στη συχνότητα που πρέπει, το PLL μπορεί να συγχρονίζει την είσοδο με την έξοδο ως προς τη φάση όσο το σφάλμα φάσης είναι $-2\pi < \theta_e < 2\pi$. Εδώ το σφάλμα φάσης είναι ταυτόσημο με την κανονική διαφορά φάσης μεταξύ των θετικών ακμών των δύο σημάτων u_1 και u_2' . Αντίστοιχα με τους προηγούμενους ανιχνευτές φάσης ισχύει και εδώ κανονικά ο τύπος (1.1), με τη διαφορά ότι σε ιδανικές συνθήκες $K_d = \frac{U_B}{4\pi}$, όπου U_B είναι η τάση τροφοδοσίας του κυκλώματος του ανιχνευτή φάσης. Σε μη ιδανικές συνθήκες, έχουμε αντίστοιχα με τις προηγούμενες περιπτώσεις


$$K_d = \frac{U_{sat+} - U_{sat-}}{4\pi} \quad (1.4)$$

Επίσης ο PFD δεν εξαρτάται προφανώς από τη συμμετρία των κυματομορφών των εισόδων του. Είναι απλά ένας εύκολος μηχανισμός που ανιχνεύει τη διαφορά συχνότητας αρχικά και τη διαφορά φάσης κατόπιν μέχρι να επιτευχθεί συγχρονισμός.



Σχήμα 1.4.1.11 : Χαρακτηριστική PFD

Όταν το ένα σήμα είναι αρκετά μεγαλύτερο από το άλλο σε συχνότητα, τότε ο PFD απλά μένει για το περισσότερο διάστημα στην κατάσταση 1 ή στην κατάσταση -1 μέχρι να επιτευχθεί συγχρονισμός στη συχνότητα. Τίποτα περισσότερο και τίποτα λιγότερο. Και μετά με τον ίδιο τρόπο αλλάζει καταστάσεις πιο συχνά (αφού δεν υπάρχει χάσμα στη συχνότητα) μέχρι να επιτευχθεί και συγχρονισμός φάσης. Στο παρακάτω σχήμα [3] φαίνονται οι έξοδοι UP και DN όταν το PLL δεν έχει κλειδώσει:



Σχήμα 1.4.1.12 : Κατάσταση μη κλειδώματος του PLL

Στο παραπάνω σχήμα φαίνεται και η μη ιδανικότητα που ανέφερα παραπάνω, ότι λόγω των καθυστερήσεων στην πύλη AND (ή NAND) και στα flip-flops, για πολύ λίγο είναι $UP=DN=1$, το οποίο δεν είναι αποδεκτό αλλά είναι στη φύση αυτού του ανιχνευτή.

Αυτός ο ανιχνευτής φάσης ανιχνεύει και τη διαφορά συχνότητας γιατί έχουμε εξίσωση συχνότητας και φάσης των δύο σημάτων όταν οι θετικές ακμές τους συμπίπτουν. Δηλαδή δεν έχουμε κάποια πάγια διαφορά φάσης (steady-state phase error) ανάμεσα στις δύο κυματομορφές, όπως στους άλλους ανιχνευτές, στην οποία να συμβαίνει ο συγχρονισμός. Όλα ξεκινάνε να μετράνε από το ίδιο σημείο. Έτσι ενώ η χρονική διαφορά των δύο θετικών ακμών είναι κατευθείαν διαφορά στη συχνότητα, η διαφορά φάσης όταν το PLL έχει κλειδώσει μετράται με τον ίδιο τρόπο. Για αυτό το λόγο αυτός ο ανιχνευτής ονομάζεται ανιχνευτής φάσης-συχνότητας.

Έτσι, τα πλεονεκτήματά του σε σχέση με τους προηγούμενους ανιχνευτές είναι το γεγονός ότι το σήμα εξόδου του είναι ανάλογο της διαφοράς συχνότητας και της διαφοράς φάσης (ανάλογα με το αν έχει ή όχι κλειδώσει το PLL), έχει το μεγαλύτερο εύρος σφάλματος φάσης μέσα στο οποίο μπορεί να ανιχνεύει τη διαφορά φάσης, μπορεί να κάνει το PLL να κλειδώσει όσο μεγάλη διαφορά και αν υπάρχει αρχικά στη συχνότητα (έχει άπειρο pull-in εύρος) και τέλος είναι απλός στη λειτουργία του.

Τα μειονεκτήματά του απορρέουν από τους χρονικούς περιορισμούς των κυκλωμάτων από τα οποία απαρτίζεται. Το σημαντικότερο και ίσως το μοναδικό έχει ήδη αναφερθεί παραπάνω και θα αναλυθεί αργότερα στην ανάλυση του συνολικού βρόχου του PLL στην παράγραφο 1.6.2. Ένα άλλο μειονέκτημα είναι ότι αν το σήμα εισόδου του PLL χαθεί, όπως συμβαίνει σε NRZ εφαρμογές όπου αναγνωρίζεται ποιο bit παραλήφθηκε, κατά τη διάρκεια ριπών bit που χάθηκαν κατά τη μετάδοση, τότε η έξοδος του PFD κολλάει στην κατάσταση 1 ή -1 και οδηγεί τον VCO να ταλαντώνεται ή πολύ γρήγορα ή πολύ αργά με αποτέλεσμα το PLL να ξεκλειδώνει κατά τη μικρή διάρκεια μερικών χαμένων bit [3].

1.4.2 Φίλτρο

Η έξοδος $u_d(t)$ όπως είδαμε παραπάνω ουσιαστικά είναι μια παλμοσειρά με παλμούς που έχουν μεταβλητό duty cycle όταν το PLL δεν έχει κλειδώσει και με περίπου σταθερό duty cycle όταν το PLL έχει κλειδώσει. Αυτή η παλμοσειρά οπωσδήποτε έχει μία χρήσιμη dc συνιστώσα. Είναι χρήσιμη γιατί είναι ανάλογη του σφάλματος φάσης θ_e όταν το PLL είναι κλειδωμένο και ανάλογη της διαφοράς $\Delta\omega$ όταν το PLL δεν είναι κλειδωμένο. Όμως η παλμοσειρά έχει και άλλες ac συνιστώσες, τις οποίες μπορούμε να τις δούμε απλά μετασχηματίζοντας κατά Fourier την παλμοσειρά (είναι περιοδική στο περίπου μόνο όταν το PLL έχει κλειδώσει και πλησιάζει και στο συγχρονισμό φάσης). Αυτές οι συνιστώσες, οι οποίες είναι ακέραια πολλαπλάσια της συχνότητας αναφοράς, είναι γενικά ανεπιθύμητες γιατί αυξάνουν τον θόρυβο φάσης (phase noise) και προκαλούν τα spurs (επίσης βλέπε παράγραφο 1.6.2).

Έτσι πρέπει να χρησιμοποιούμε ένα φίλτρο βαθυπερατό που να αφήνει να περνάνε μόνο οι χαμηλές συχνότητες (μέχρι το πολύ το 1/5 της συχνότητας αναφοράς). Ανάλογα με την εξασθένιση που θέλουμε να προκαλεί στις ανεπιθύμητες συχνότητες προκύπτει και η τάξη του φίλτρου.

Το φίλτρο σε ένα PLL, με δεδομένο VCO, είναι το πιο σημαντικό κομμάτι του PLL. Αυτό καθορίζει την ευστάθεια του PLL, το εύρος ζώνης κλειστού/ανοιχτού βρόχου (το οποίο σχετίζεται με την ταχύτητα κλειδώματος και με την ικανότητα συντονισμού φάσης στη σταθερή κατάσταση, όταν δηλαδή έχει κλειδώσει το PLL), τον συνολικό θόρυβο φάσης του PLL φιλτράροντας τις ανεπιθύμητες συνιστώσες και γενικά είναι καθοριστικό κομμάτι γιατί η βελτιστοποίηση του PLL, αφού έχει τελειώσει η σχεδίαση των υπολοίπων δομών, γίνεται κυρίως μέσω του φίλτρου.

Υπάρχουν τρεις βασικές κατηγορίες φίλτρων ειδικών για PLL:

- Παθητικό lead-lag φίλτρο (προπόρευσης-καθυστέρησης)
- Ενεργό lead-lag φίλτρο
- Ενεργό PI φίλτρο (PI σημαίνει “proportional and integral”)


Όσο ανεβαίνουμε στην τάξη των φίλτρων τόσο δυσκολότερο είναι να έχουμε ένα ευσταθές PLL. Γενικά με μικρής τάξης φίλτρα (πρώτης και δεύτερης) έχουμε μεγαλύτερου εύρους ζώνης PLLs που κλειδώνουν πιο γρήγορα από τα αντίστοιχα με μεγαλύτερης τάξης φίλτρο. Όμως σε PLLs με μικρής τάξης φίλτρα ο θόρυβος φάσης είναι αυξημένος σε σχέση με αυτόν που έχουν τα ίδια PLLs αλλά με μεγαλύτερης τάξης φίλτρο. Αυτά είναι και τα δύο βασικά χαρακτηριστικά που συμμετέχουν στο trade-off του PLL, η ταχύτητα κλειδώματος και ο θόρυβος φάσης. Ανάλογα με την εφαρμογή και τις απαιτήσεις της σε ταχύτητα και θόρυβο επιλέγεται και η κατάλληλη τάξη στο φίλτρο.

Παρακάτω παρουσιάζω από πρώτης μέχρι τρίτης τάξης φίλτρα από τις τρεις παραπάνω κατηγορίες. Επίσης να τονίσω ότι θα ασχοληθώ μόνο με συνεχούς χρόνου φίλτρα και όχι με διακριτά.

1.4.2.1 Παθητικό lead-lag φίλτρο

Το όνομά του δηλώνει ότι συνδυάζει ένα δίκτυο προπόρευσης φάσης (phase lead) με ένα δίκτυο καθυστέρησης φάσης (phase lag). Η προπόρευση φάσης προέρχεται από τον αριθμητή της χαρακτηριστικής μεταφοράς του φίλτρου, ενώ η καθυστέρηση φάσης από τον παρονομαστή.

ο Πρώτης τάξης




Σχήμα 1.4.2.1 : Πρώτης τάξης παθητικό lead-lag φίλτρο

Η χαρακτηριστική μεταφοράς του είναι

$$F(s) = \frac{u_f}{u_d} = \frac{1+s\tau_2}{1+s(\tau_1+\tau_2)} \quad (1.5)$$


όπου $\tau_1=R_1C$ και $\tau_2=R_2C$.

Το διάγραμμα Bode του μέτρου της χαρακτηριστικής μεταφοράς είναι [3]:



Σχήμα 1.4.2.2 : ασυμπτωτικό Bode κέρδους παθητικού lead-lag πρώτης τάξης

○ Δεύτερης τάξης




Σχήμα 1.4.2.3 : Δεύτερης τάξης παθητικό lead-lag φίλτρο

Η χαρακτηριστική μεταφοράς του είναι

$$F(s) = \frac{u_f}{u_d} = \frac{1+s(\tau_2+\tau_3)}{1+s(\tau_1+\tau_2+\tau_3)+s^2\tau_1\tau_3} \quad (1.6)$$

όπου $\tau_1=R_1C_1$, $\tau_2=R_2C_1$ και $\tau_3=R_2C_2$.

Επίσης υπάρχει και παραλλαγή του παραπάνω φίλτρου και είναι η παρακάτω:




Σχήμα 1.4.2.4 : Δεύτερης τάξης παθητικό lead-lag φίλτρο

Η χαρακτηριστική μεταφοράς του είναι

$$F(s) = \frac{u_f}{u_d} = \frac{1+s\tau_3}{1+s(\tau_1+\tau_2+\tau_3)+s^2\tau_1\tau_3} \quad (1.7)$$

όπου $\tau_1=R_1C_1$, $\tau_2=R_2C_1$ και $\tau_3=R_2C_2$.

○ Τρίτης τάξης



Σχήμα 1.4.2.5 : Τρίτης τάξης παθητικό lead-lag φίλτρο

Παραπάνω βλέπουμε ότι απλά έχουμε προσθέσει στο δεύτερης τάξης φίλτρο έναν τρίτο πόλο για μεγαλύτερη εξασθένηση στη συχνότητα αναφοράς του PLL. Σύμφωνα με το [2], δεν χρησιμοποιούνται τρίτης τάξης παθητικά lead-lag φίλτρα συνήθως γιατί είναι κοινή τακτική να υπάρχει ένα ζευγάρι μιγαδικών πόλων στο s-plane και με το παθητικό φίλτρο δεν γίνεται να φτιάξεις τέτοιο ζευγάρι παρά μόνο αν χρησιμοποιήσεις πηνία. Για αυτό το λόγο για τρίτης και πάνω τάξης φίλτρα προτιμούνται τα ενεργά. Οπότε το παραπάνω φίλτρο σύμφωνα με αυτά είναι δευτέρας τάξης και έχει άλλο ένα πρώτης τάξης σε σειρά.

Η χαρακτηριστική μεταφοράς τάσης εξόδου προς ρεύμα εισόδου είναι η παρακάτω:

$$F(s) = \frac{u_f}{I} = \frac{1+sR_2C_2}{s(1+sR_3C_3)(1+sT_2)(C_1+C_2)+sC_3(1+sR_2C_2)} \quad (1.8)$$


όπου $T_2 = \frac{R_2C_1C_2}{C_1+C_2}$.

Εγώ στη σχεδίαση του φίλτρου χρησιμοποίησα αυτού του είδους την χαρακτηριστική, δηλαδή τάση εξόδου προς ρεύμα εισόδου, γιατί ουσιαστικά όταν χρησιμοποιούμε PFD, εξαιτίας του κυκλώματος με το rhp και rhp τρανζίστορ, η έξοδος του PFD ουσιαστικά είναι ρεύμα που διοχετεύεται στο φίλτρο (ή τραβιέται από το φίλτρο) ώστε να μεταβάλουμε την τάση εξόδου u_f .

1.4.2.2 Ενεργό lead-lag φίλτρο

Για να προσθέσουμε κέρδος στην χαρακτηριστική μεταφοράς του παθητικού lead-lag φίλτρου, έχουμε το ενεργό lead-lag φίλτρο.

- Πρώτης τάξης




Σχήμα 1.4.2.6 : Ενεργό lead-lag φίλτρο πρώτης τάξης

Η χαρακτηριστική μεταφοράς του είναι:

$$F(s) = \frac{u_f}{u_d} = K_a \frac{1+s\tau_2}{1+s\tau_1} \quad (1.9)$$

όπου $\tau_1=R_1C_1$, $\tau_2=R_2C_2$ και $K_a=C_1/C_2$.


Το διάγραμμα Bode του μέτρου της χαρακτηριστικής μεταφοράς είναι:



Σχήμα 1.4.2.7 : ασυμπτωτικό Bode κέρδους ενεργού lead-lag πρώτης τάξης

Παρατηρούμε ότι μοιάζει η παραπάνω συχνοτική απόκριση με την αντίστοιχη του παθητικού φίλτρου lead-lag πρώτης τάξης.

ο Δεύτερης τάξης



Σχήμα 1.4.2.8 : Ενεργό lead-lag φίλτρο δεύτερης τάξης


Ο θετικός ακροδέκτης του τελεστικού ενισχυτή στα ενεργά φίλτρα αυτού του είδους και στα ενεργά PI φίλτρα συνδέεται στην σταθερή τάση όπου θέλουμε να έχουμε την free-running συχνότητα του VCO. Συνήθως συνδέεται σε τάση $U_B/2$, όπου U_B η τροφοδοσία, ή στην γείωση.

Η χαρακτηριστική μεταφοράς του είναι:

$$F(s) = \frac{u_f}{u_d} = K_a \frac{1+s(\tau_2+\tau_3)}{(1+s\tau_1)(1+s\tau_3)} \quad (1.10)$$

όπου $\tau_1=R_1C_1$, $\tau_2=R_2C_2$, $\tau_3=R_2C_3$ και $K_a=C_1/C_2$.

ο Τρίτης τάξης



Σχήμα 1.4.2.9 : Ενεργό lead-lag φίλτρο τρίτης τάξης

Το ένα άκρο του πυκνωτή C_5 συνδέεται στην ίδια τάση που συνδέεται και ο θετικός ακροδέκτης εισόδου των τελεστικών.

Η χαρακτηριστική μεταφοράς του παραπάνω φίλτρου είναι:

$$F(s) = \frac{u_f}{u_d} = \frac{C_1}{C_2} \frac{1+sR_2C_2}{(1+sR_1C_1)(s^2R_4C_4R_5C_5+sR_4C_4+1)} \quad (1.11)$$

1.4.2.3 Ενεργό PI φίλτρο

Είναι και αυτά lead-lag φίλτρα και έχουν πάρει το όνομά τους από την θεωρία ελέγχου όπου υπάρχει ο όρος “proportional and integral” από τους PID ελεγκτές και συγκεκριμένα PI ελεγκτές. Για να καταλάβουμε την ονομασία αυτού του φίλτρου πρέπει να συνειδητοποιήσουμε ότι **το φίλτρο είναι η “αιχμή του δόρατος” για το PLL**. Η λειτουργία του PLL είναι παρόμοια σχεδόν με τη λειτουργία ενός PI ελεγκτή, δηλαδή ενός ελεγκτή που έχει το κομμάτι της αναλογικής προσέγγισης του στόχου και της ολοκληρωτικής και όχι αυτό της προσέγγισης παραγώγου.


Σύμφωνα με τον P όρο, ένας ελεγκτής αλλάζει την έξοδό του κατά μία ποσότητα ανάλογη με το τρέχον σφάλμα, όπου σαν σφάλμα θεωρούμε τη διαφορά της εξόδου από την τιμή που θέλουμε. Ουσιαστικά αυτό κάνει και το PLL, αφού με τον ανιχνευτή φάσης/συχνότητας προσδιορίζεται η απόκλιση της τρέχουσας συχνότητας εξόδου ή φάσης από την αντίστοιχη του σήματος αναφοράς και στη συνέχεια μέσω του φίλτρου αλλάζει η είσοδος του VCO κατά μια τιμή που είναι ανάλογη με το σφάλμα φάσης ή συχνότητας που εντοπίστηκε. Δηλαδή ολόκληρο το PLL είναι ουσιαστικά ένας P ελεγκτής.

Στους PI ελεγκτές, το κομμάτι I αθροίζει (ολοκληρώνει στο χρόνο) τα σφάλματα και δίνει το συνολικό σφάλμα το οποίο θα έπρεπε να είχε διορθωθεί πριν, δηλαδή μέχρι τη στιγμή που γίνεται η νέα εκτίμηση του σφάλματος. Αυτό πολλαπλασιάζεται με μια τιμή με συγκεκριμένο βάρος και συμμετέχει στη διαμόρφωση της συνολικής αλλαγής που πρέπει να γίνει για να φτάσουμε την τιμή που θέλουμε. Η λειτουργία I βοηθάει την λειτουργία P που ανέλυσα παραπάνω επιταχύνοντας την κίνηση προς την επιθυμητή τιμή και μειώνοντας το εναπομείναν σφάλμα που υπάρχει στη σταθερή κατάσταση. Αλλά επειδή το κομμάτι I ολοκληρώνει τα προηγούμενα σφάλματα στο χρόνο, συνήθως προκαλείται overshooting και ξεπερνάται η τιμή-στόχος με αποτέλεσμα να αλλάζει κατεύθυνση η κίνηση προς την τιμή.

Το κομμάτι I το συναντούμε και αυτό στο PLL, στο φίλτρο. Το φίλτρο έχει πυκνωτές και επειδή είναι βαθυπερατό, ολοκληρώνει το σήμα εισόδου του. Η τάση στην οποία είναι φορτισμένος κάθε πυκνωτής του φίλτρου έχει προκύψει από προηγούμενες φορτίσεις και εκφορτίσεις. Επίσης κατά τη διάρκεια κλειδώματος του PLL υπάρχει και το overshooting όπως θα δούμε αργότερα που κάνει το σήμα στην είσοδο του VCO. Επομένως τα φίλτρα PI αντικατοπτρίζουν με το όνομά τους και την γενικότερη αντιστοιχία του PLL με τους PI ελεγκτές.

Πέρα από αυτά, τα φίλτρα PI έχουν μια σημαντική ιδιότητα που δεν την έχουν τα άλλα φίλτρα. Όπως θα δούμε παρακάτω, με τη συνδεσμολογία που έχουν, είναι τα μοναδικά που μπορούν να προσομοιώσουν μαζί με τον PFD μια δομή PFD-charge rump. Πρώτα θα παρουσιαστεί η συνδεσμολογία και κατόπιν θα εξηγηθεί αυτή η σημαντική ιδιότητα.

- Πρώτης τάξης




Σχήμα 1.4.2.10 : Πρώτης τάξης ενεργό PI φίλτρο

Η χαρακτηριστική μεταφοράς του παραπάνω φίλτρου είναι:

$$F(s) = \frac{u_f}{u_d} = \frac{1+s\tau_2}{s\tau_1} \quad (1.12)$$


όπου $\tau_1=R_1C$ και $\tau_2=R_2C$.

Το διάγραμμα Bode του μέτρου της χαρακτηριστικής μεταφοράς είναι:



Σχήμα 1.4.2.11 : ασυμπτωτικό Bode κέρδους ενεργού PI πρώτης τάξης

- Δεύτερης τάξης




Σχήμα 1.4.2.12 : Δεύτερης τάξης ενεργό PI φίλτρο

Η χαρακτηριστική μεταφοράς του παραπάνω φίλτρου είναι:

$$F(s) = \frac{u_f}{u_d} = \frac{1+s(\tau_2+\tau_3)}{s\tau_1(1+s\tau_3)} \quad (1.13)$$

όπου $\tau_1=R_1C_1$, $\tau_2=R_2C_2$ και $\tau_3=R_2C_2$.

○ Τρίτης τάξης



Σχήμα 1.4.2.13 : Τρίτης τάξης ενεργό PI φίλτρο


Η χαρακτηριστική μεταφοράς του παραπάνω φίλτρου είναι:

$$F(s) = \frac{u_f}{u_d} = \frac{1+sR_2C_1}{(1+sR_1C_1)(s^2R_4C_4R_5C_5+sR_4C_4+1)} \quad (1.14)$$


PFD με charge pump έξοδο

Όπως προείπα, τα PI φίλτρα αν παίρνουν ως είσοδο την έξοδο u_d του PFD τότε είναι σαν να έχουμε έναν PFD-charge pump που ακολουθείται από το φίλτρο. Charge-pump είναι ένα κύκλωμα από μία πηγή ρεύματος και μία καταβόθρα ρεύματος που διοχετεύει ή “τραβάει” σταθερό ρεύμα (ανάλογα με το αν λειτουργεί η πηγή ρεύματος ή η καταβόθρα ρεύματος) στην/από την έξοδό του ανεξάρτητα από το δυναμικό της εξόδου. Ουσιαστικά ο PFD με charge-pump είναι το κύκλωμα του PFD με μόνη διαφορά ότι στη θέση των δύο τρανζίστορ pnp και nnp έχουμε μια πηγή ρεύματος και μια καταβόθρα ρεύματος αντίστοιχα.

Η διαφορά της κλασικής υλοποίησης από την υλοποίηση με charge pump όταν χρησιμοποιείται ως φίλτρο ένα παθητικό lead-lag πρώτης τάξης φαίνεται παρακάτω [2]:



Σχήμα 1.4.2.14 : PFD ακολουθούμενος από πρώτης τάξης παθητικό lead-lag φίλτρο



Σχήμα 1.4.2.15 : PFD με charge pumprp έξοδο, ακολουθούμενος από πρώτης τάξης παθητικό lead-lag φίλτρο

Από,τι βλέπουμε, εκτός από την προφανή διαφορά με τις πηγές ρεύματος που ανέφερα, όταν χρησιμοποιείται η charge pumprp υλοποίηση του PFD, από το φίλτρο λείπει η αντίσταση R_1 που υπάρχει στην άλλη υλοποίηση. Αυτό ισχύει για κάθε τάξης φίλτρο από την κατηγορία “παθητικά lead-lag φίλτρα”. Γενικά όταν έχουμε την charge pumprp υλοποίηση του PFD, τότε χρησιμοποιούμε συνήθως παθητικό lead-lag φίλτρο.

Το κομμάτι charge pumprp που ακολουθεί τα flip-flops του PFD μετατρέπει τα σήματα UP, DN και 0 στα αντίστοιχα σταθερά ρεύματα $I_p, -I_p$ και σε ανοιχτοκύκλωμα [3]. Τελικά είτε έχουμε charge pumprp είτε κλασικό PFD με τα δύο τρανζίστορ, ρεύμα διοχετεύουμε ή τραβάμε στο ή από το φίλτρο και στις δύο περιπτώσεις για να μεταβάλουμε την τάση εισόδου και τελικά την τάση εξόδου του φίλτρου. Όμως η μεγάλη διαφορά είναι ότι με το charge pumprp το ρεύμα αυτό είναι

πάντα σταθερό και ανεξάρτητο από την τάση μεταξύ του κόμβου εισόδου του φίλτρου και της γης αφού προέρχεται από πηγή ρεύματος, ενώ με τα δύο τρανζίστορ το ρεύμα αυτό δεν είναι σταθερό και εξαρτάται προφανώς από την τάση του κόμβου εισόδου του φίλτρου.

Έτσι, έχοντας σταθερό ρεύμα όποτε το u_d πρέπει να πάει στην κατάσταση 1 και σταθερό ρεύμα όποτε το u_d πρέπει να πάει στην κατάσταση -1, έχουμε και σταθερό κέρδος K_d του PFD (εν αντιθέσει με την κλασική υλοποίηση των δύο τρανζίστορ όπου το ρεύμα μεταβάλλεται ανάλογα με την ήδη υπάρχουσα τάση εισόδου του φίλτρου) και δεν αλλάζουν οι παράγοντες που καθορίζουν το overshooting και γενικά την πορεία προς τη συχνότητα-στόχο. Το K_d μένει σταθερό γιατί έχοντας σταθερό ρεύμα σημαίνει ότι θα μεταβάλλεται η τάση στην είσοδο του φίλτρου u_d κατά μια σταθερή τιμή ανεξάρτητα από που ξεκινάει η μεταβολή στην τάση αυτή.

Εδώ πρέπει να τονιστεί κάτι σημαντικό. Στην περίπτωση του PFD πιο σωστό θα ήταν να οριστεί ως K_d ο λόγος του ρεύματος εξόδου προς το φίλτρο προς το εύρος διαφοράς φάσης που μπορεί να ακολουθήσει ο PFD, δηλαδή

$$K_d = \frac{i_{out}}{\theta_\varepsilon} \quad (1.15)$$

Αυτό γιατί όπως είπα παραπάνω τελικά ρεύμα (σταθερό ή όχι) δίνουμε ως είσοδο στο φίλτρο. Η χρονική διάρκεια για την οποία διοχετεύουμε ή τραβάμε ρεύμα είναι ίση με τη χρονική διάρκεια του παλμού UP ή DN αντίστοιχα, στην ιδανική περίπτωση όμως. Την μη ιδανική περίπτωση θα την εξετάσουμε αργότερα στην ανάλυση του συνολικού PLL. Βέβαια στην βιβλιογραφία [2] συνηθίζεται να είναι

$$K_d = \frac{\Delta u_d}{\theta_\varepsilon} \quad (1.16)$$

οπότε θα χρησιμοποιώ αυτόν τον ορισμό.

Το σημαντικό με τα PI φίλτρα είναι ότι δεν χρειάζεται να έχουμε charge pump έξοδο στον PFD για να είναι το ρεύμα εξόδου προς το φίλτρο σταθερό. Λόγω του τελεστικού ενισχυτή και του κατ'ουσίαν βραχυκυκλώματος αν ο τελεστικός έχει μεγάλο κέρδος, ο κόμβος που αντιστοιχεί στον αρνητικό ακροδέκτη έχει σταθερό δυναμικό που είναι ίσο με αυτό του θετικού ακροδέκτη. Όπως έχω αναφέρει παραπάνω, το δυναμικό του θετικού ακροδέκτη είναι συνήθως 0 ή $U_B/2$. Η αντίσταση εισόδου του φίλτρου, λόγω του τελεστικού και της αναστρέφουσας συνδεσμολογίας του, είναι R_1 . Οπότε αφού και αυτή είναι σταθερή τότε προφανώς και το ρεύμα που εισέρχεται ή εξέρχεται στο ή από το φίλτρο είναι πάντα σταθερό. Έτσι το ενεργό PI φίλτρο κάνει την συνδυασμένη δουλειά του charge pump και του φίλτρου.

Παρακάτω αποδεικνύω και με όρους χαρακτηριστικής μεταφοράς την αντιστοιχία charge pump – φίλτρου με το ενεργό PI φίλτρο.

Έστω ότι έχουμε την charge pump έξοδο του PFD. Για μια μεταβολή Δu_d στην τάση εισόδου του παθητικού lead-lag φίλτρου σε μια περίοδο του σήματος αναφοράς u_1 έστω ότι αντιστοιχεί σταθερό ρεύμα I_{out} . Τότε θα είναι $I_{out} = \frac{\Delta u_d}{R_b}$, όπου R_b θεωρείται η διαντίσταση του charge pump αφού είναι ουσιαστικά ένας μετατροπέας τάσης σε ρεύμα, γιατί έχει ως είσοδο τα σήματα UP και

DN. Όμως, όπως ξέρουμε, $\Delta u_d = K_d * \theta_\varepsilon \rightarrow I_{out} = \frac{K_d * \theta_\varepsilon}{R_b}$. Έτσι η τάση εξόδου του φίλτρου θα μεταβληθεί κατά $\Delta u_f = Z * I_{out}$, όπου Z είναι η σύνθετη αντίσταση του φίλτρου. Αν το φίλτρο είναι πρώτης τάξης, τότε είναι $Z = R_2 + \frac{1}{sC}$.

$$\rightarrow \Delta u_f(s) = Z(s) * I_{out} = (R_2 + \frac{1}{sC}) * (\frac{K_d * \theta_\varepsilon(s)}{R_b}) = \theta_\varepsilon(s) * K_d * \frac{1+sR_2C}{sR_bC}$$


Θέτοντας $\tau_1=R_bC$ και $\tau_2=R_2C$ έχουμε

$$\Delta u_f(s) = \theta_\varepsilon(s) * K_d * \frac{1+s\tau_2}{s\tau_1} \quad (1.17)$$

Όμως η χαρακτηριστική μεταφοράς του ενεργού PI φίλτρου πρώτης τάξης θυμίζω ότι είναι

$$F(s) = \frac{\Delta u_f}{\Delta u_d} = \frac{1 + s\tau_2}{s\tau_1}$$

Άρα είτε έχουμε PFD με έξοδο charge rumpr ακολουθούμενο από παθητικό lead-lag φίλτρο (οποιασδήποτε τάξης) είτε κλασικό PFD ακολουθούμενο από ενεργό PI φίλτρο (οποιασδήποτε τάξης) είναι ακριβώς το ίδιο. Η μόνη διαφορά είναι ότι στην πρώτη περίπτωση θεωρούμε την διαντίσταση R_b του charge rumpr αντί της R_1 χωρίς να βάζουμε καμία αντίσταση στη θέση της R_1 στο παθητικό φίλτρο, ενώ στην δεύτερη περίπτωση έχουμε κανονικά την αντίσταση R_1 στο PI φίλτρο η οποία και καθορίζει το σταθερό ρεύμα που θα ρέει ή θα εκρρέει στο ή από το φίλτρο.



Σχήμα 1.4.2.16 : Ισοδύναμο με σχήμα 1.4.2.15 ,κλασικός PFD ακολουθούμενος από ενεργό PI πρώτης τάξης φίλτρο


1.4.3 Ταλαντωτής ελεγχόμενος από τάση (VCO)

Είναι η καρδιά για ένα PLL, ακριβώς όπως είναι η καρδιά για τον άνθρωπο. Έχει αέναη λειτουργία από τη στιγμή που θα αρχίσει να ταλαντώνει και εφόσον το σήμα στην είσοδό του δεν ξεπερνάει συγκεκριμένα όρια τάσης, ταλαντώνει στη συχνότητα που αντιστοιχεί στην τάση αυτή. Η λειτουργία του θα αναλυθεί ενδελεχώς στο κεφάλαιο 3.

1.4.4 Διαιρέτης συχνότητας (Down-scaler)

Όταν το PLL χρησιμοποιείται ως συνθέτης συχνοτήτων τότε έχει έναν διαιρέτη συχνότητας στο μονοπάτι της ανάδρασης που διαιρεί τη συχνότητα του σήματος εξόδου του VCO διά N ώστε να είναι δυνατή η σύγκριση αυτής με τη συχνότητα του σήματος εισόδου του PLL. Ο συνθέτης συχνοτήτων αποτελείται από flip-flops και λογικές πύλες. Μπορεί να είναι σύγχρονος ή ασύγχρονος, ανάλογα με το πώς επιτυγχάνεται ο συγχρονισμός των flip-flops. Στους σύγχρονους διαιρέτες κάθε flip-flop πυροδοτείται από το σήμα εισόδου του διαιρέτη, ενώ στους ασύγχρονους διαιρέτες το σήμα εισόδου πυροδοτεί το πρώτο flip-flop, η έξοδος του οποίου πυροδοτεί το δεύτερο flip-flop και συνεχίζεται με την ίδια λογική η πυροδότηση των υπολοίπων flip-flops. Γι' αυτό το λόγο στον σύγχρονο διαιρέτη γίνεται μια πλήρης αλλαγή των εξόδων όλων των flip-flops πιο γρήγορα από ό,τι στον ασύγχρονο.


Σε ένα flip-flop (D ή JK) η έξοδος του έχει τη μισή συχνότητα σε σχέση με τη συχνότητα του ρολογιού που το πυροδοτεί. Στο D flip-flop η έξοδος Q συνδέεται στην είσοδο D ώστε σε κάθε ακμή ρολογιού να συμπληρώνεται η έξοδος. Για να γίνει το ίδιο στο JK flip-flop οι εισόδους J και K είναι μονίμως συνδεδεμένες στο λογικό 1. Παρακάτω έχουμε έναν ασύγχρονο και έναν σύγχρονο διαιρέτη τριών σταδίων, δηλαδή μετρούν από το 0 μέχρι το 7, άρα διαιρούν τη συχνότητα διά 8.



Σχήμα 1.4.4.1 : (a) ασύγχρονος διαιρέτης τριών σταδίων (b) σύγχρονος διαιρέτης τριών σταδίων

Στον παραπάνω ασύγχρονο διαιρέτη η τελική έξοδος από το τελευταίο flip-flop είναι ασυγχρόνιστη σε σχέση με τη συχνότητα εισόδου του διαιρέτη [4]. Αν προστεθεί μία πύλη AND που να έχει ως εισόδους την τελευταία έξοδο και την είσοδο του διαιρέτη, τότε η τελευταία έξοδος συγχρονίζεται σχεδόν με το σήμα εισόδου του διαιρέτη (με μία καθυστέρηση μερικών

nanoseconds από την πύλη AND). Κύριο μειονέκτημα του ασύγχρονου διαιρέτη είναι ότι συσσωρεύει jitter από το ένα στάδιο στο επόμενο. Το jitter μπορεί να μειωθεί αισθητά βάζοντας ένα flip-flop συγχρονισμού στο τέλος της αλυσίδας των flip-flops.



Σχήμα 1.4.4.2 : Επίδραση του flip-flop συγχρονισμού στο jitter


Σχετικά με τους σύγχρονους διαιρέτες, αυτοί μπορούν να υλοποιηθούν όπως φαίνεται στο σχήμα 1.4.4.1 με JK flip-flops. Το τελευταίο flip-flop πυροδοτείται πιο γρήγορα σε σχέση με το αντίστοιχο του ασύγχρονου διαιρέτη. Θέλει όμως προσοχή το γεγονός ότι υπάρχει AND πύλη μεταξύ των ενδιάμεσων σταδίων, γιατί το τελευταίο flip-flop θέλει να έχει σταθεροποιημένες τις εισόδους J και K λίγο πριν έρθει η ακμή του ρολογιού. Έτσι πρέπει να προσεχθεί η καθυστέρηση της πύλης AND.

Οι παραπάνω υλοποιήσεις διαιρέτων είναι για σχετικά χαμηλές συχνότητες. Στις υψηλές συχνότητες το PMOS τρανζίστορ είναι περιοριστικός παράγοντας για την κατασκευή των flip-flops λόγω της μειωμένης σε σχέση με το NMOS κινητικότητας των πλειονούτων φορέων στο κανάλι.

Διαιρέτες υψηλής συχνότητας


Υπάρχουν δύο κατηγορίες διαιρέτων υψηλής συχνότητας: οι σταθεροί και οι προγραμματίσιμοι. Ανάλογα με τον διαχωρισμό των διαφόρων συχνοτήτων στις οποίες πρέπει να κλειδώνει το PLL, επιλέγουμε και τον κατάλληλο τύπο διαιρέτη.

Ο σταθερός διαιρέτης είναι ο πιο απλός διαιρέτης όσον αφορά στη δομή, στις διαστάσεις και στην κατανάλωση ρεύματος. Απλά διαιρεί σταδιακά τη συχνότητα του σήματος εξόδου του VCO.




Σχήμα 1.4.4.3 : Σταθερός διαιρέτης

Ο προγραμματίσιμος διαιρέτης στη γενική του μορφή είναι ο παρακάτω:



Σχήμα 1.4.4.4 : Γενικός προγραμματίσιμος διαιρέτης


Στους προγραμματίσιμους διαιρέτες η πιο κοινή αρχιτεκτονική είναι η “pulse-swallow”. Αυτή η αρχιτεκτονική περιλαμβάνει έναν προδιαιρέτη (prescaler) και δύο μετρητές, τον program counter και τον swallow counter, όπως φαίνεται παρακάτω:



Σχήμα 1.4.4.5 : Pulse-swallow διαιρέτης

Ο prescaler διαιρεί διά μίας γκάμας ακεραίων αριθμών. Το χρονικό διάστημα που διαιρεί διά έναν σταθερό αριθμό διαρκεί S παλμούς στην έξοδο του prescaler, τους οποίους μετρά ο swallow counter. Μόλις ο swallow counter τερματίσει, τότε αλλάζει ο αριθμός με τον οποίο διαιρεί ο prescaler. Αν ο prescaler διαιρεί με δύο διαδοχικούς ακεραίους N και $N+1$ τότε ο program counter βγάζει παλμό στην έξοδό του κάθε $(N+1)*S+(P-S)*N$ παλμούς εισόδου του διαιρέτη, ενώ κάνει reset ταυτόχρονα στον swallow counter και ο τελευταίος κάνει reset στον prescaler και έτσι επαναλαμβάνεται όλη η διαδικασία. Στη συνέχεια μπορούμε να έχουμε και άλλον διαιρέτη για περαιτέρω διαίρεση. Τελικά ένας pulse-swallow διαιρέτης που ο prescaler του διαιρεί με δύο τιμές, δίνει στην έξοδό του σήμα με συχνότητα $f_{out} = \frac{f_{in}}{N*P+S}$.


Μια εναλλακτική αρχιτεκτονική προγραμματίσιμου διαιρέτη είναι αυτή που περιέχει έναν διαμορφωτή Σ-Δ. Σε αυτήν την αρχιτεκτονική η αλλαγή από τον έναν ακέραιο στον άλλον στον prescaler δεν γίνεται μόνο σε κάθε τερματισμό των δύο μετρητών και έτσι μπορούμε να έχουμε κλασματικές διαιρέσεις (fractional division ratios) και όχι μόνο ακέραιες. Έτσι η διαφορά μεταξύ των δύο αυτών αρχιτεκτονικών είναι ότι στην μία οι λόγοι διαίρεσης είναι συγκεκριμένοι ενώ στην άλλη υπάρχει μεγαλύτερη γκάμα λόγων διαίρεσης άρα και μπορεί να υποστηριχτεί μια μεγαλύτερη ποικιλία αποστάσεων καναλιών (channel spacing).



Σχήμα 1.4.4.6 : Σ-Δ προγραμματίσιμος διαιρέτης

Τα PLLs που χρησιμοποιούν τους παραπάνω προγραμματίσιμους διαιρέτες [4] ονομάζονται Fractional PLLs, γιατί το PLL μπορεί να κλειδώνει σε συχνότητες που δεν είναι απαραίτητα ακέραια πολλαπλάσια της συχνότητας αναφοράς.

Όσον αφορά στον prescaler, ο πιο συνηθισμένος είναι ο Dual Modulus, δηλαδή αυτός που κάνει διαίρεση με δύο προκαθορισμένες ακέραιες τιμές. Επειδή επιπροσθέτως ασχολούμαστε με υψηλές συχνότητες, είναι εξυπηρετικό να διαιρούμε πρώτα την συχνότητα του σήματος εξόδου του VCO διά 2 με έναν DMP (Dual Modulus Prescaler) και κατόπιν να την διαιρούμε με έναν σταθερό ή προγραμματίσιμο διαιρέτη. Αυτό είναι σημαντικό γιατί είναι δύσκολο να κατασκευαστεί ένας διαιρέτης που να λειτουργεί μόνος του σε πολύ υψηλές συχνότητες, λόγω των “αργών” PMOS.




Σχήμα 1.4.4.7 : PLL με prescaler πριν από τον σταθερό διαιρέτη συχνότητας

1.5 Integer-N PLL

Το PLL με το οποίο θα ασχοληθώ είναι το integer-N PLL. Αυτού του είδους το PLL παράγει στην έξοδό του σήμα με συχνότητα $f_{out} = N * f_{in}$, όπου $N_L \leq N \leq N_H$ (ακέραιοι αριθμοί και οι τρεις). Όταν το PLL χρησιμοποιείται ως συνθέτης συχνοτήτων για τηλεπικοινωνιακές εφαρμογές, πρέπει η έξοδός του να συγχρονίζεται με συγκεκριμένα κανάλια συχνοτήτων. Σε αυτή την περίπτωση η συχνότητα αναφοράς συμπίπτει με την απόσταση μεταξύ των καναλιών ώστε να είναι εφικτή η επιλογή των καναλιών χρησιμοποιώντας ακέραιο διαιρέτη συχνότητας. Έτσι, θεωρώντας ότι $N = N_L + k$, όπου $k = 0, 1, \dots, M$, καλύπτουμε όλα τα κανάλια του φάσματος που μας ενδιαφέρει.

Στην περίπτωση μου το PLL να μην θα λειτουργεί ως ακέραιος συνθέτης συχνοτήτων, αλλά επειδή θα πρέπει να έχουμε chirp σήμα στην έξοδό του η συχνότητα του οποίου θα μεταβάλλεται γραμμικά στο χρόνο ακολουθώντας τριγωνικό σχήμα, δεν με ενδιαφέρει να υπάρχουν συγκεκριμένα κανάλια συχνοτήτων στα οποία να κλειδώνει το PLL. Επομένως δεν χρειάζεται η συχνότητα αναφοράς να είναι συγκεκριμένη αλλά αυτή που με βολεύει και που υποστηρίζεται τεχνολογικά. Απλά πρέπει να είναι μια συχνότητα αναφοράς που σε συνδυασμό με τον διαιρέτη και τους αριθμούς διαιρέσης του διαιρέτη να οδηγεί στο κλειδωμά του PLL στην περιοχή του φάσματος συχνοτήτων που θέλω.

Επίσης, το chirp σήμα στην έξοδο σημαίνει ότι έχουμε chirp σήμα και στην είσοδο αναφοράς. Επομένως σε αυτή την περίπτωση ο διαιρέτης συχνότητας του PLL θα είναι σταθερός και το PLL θα κλειδώνει σε συχνότητα που μεταβάλλεται τριγωνικά στο χρόνο μεταβάλλοντας τριγωνικά τη συχνότητα αναφοράς.



Σχήμα 1.5.1 : Αρχιτεκτονική Integer-N PLL


1.6 Θορυβική ανάλυση ενός PLL

Μαθηματικά, το φάσμα του σήματος εξόδου ενός συνθέτη συχνοτήτων θα έπρεπε να αποτελείται μόνο από μία γραμμή (delta impulse) στην επιθυμητή συχνότητα. Παρ'όλα αυτά, αν μετρήσουμε το φάσμα εξόδου βλέπουμε και άλλες συνιστώσες πέραν της κύριας που βρίσκονται είτε απλωμένες συμμετρικά γύρω από την κύρια συνιστώσα είτε σε διακριτές συμμετρικές και πάλι ως προς την κύρια συνιστώσα συχνοτικές θέσεις. Στην πρώτη περίπτωση έχουμε τον θόρυβο φάσης (phase noise) και στη δεύτερη περίπτωση έχουμε τις spur emissions, δηλαδή λανθασμένες εκπομπές.


1.6.1 Θόρυβος φάσης

1.6.1.1 Ορισμός θορύβου φάσης

Η ισχύς του σήματος εξόδου ενός κλειδωμένου PLL δεν είναι συγκεντρωμένη όλη στην κεντρική συχνότητα αλλά απλώνεται και σε άλλες συχνότητες γύρω από την κεντρική κατά τυχαίο τρόπο. Αυτό το φαινόμενο είναι ο θόρυβος φάσης και σχετίζεται με το πεδίο της συχνότητας. Αν είμαστε στο πεδίο του χρόνου τότε έχουμε το phase jitter, που είναι το δυαδικό ανάλογο του θορύβου φάσης. Εντελώς πρακτικά όμως, το phase jitter είναι αυτό που θα έπρεπε να ονομάζεται θόρυβος φάσης γιατί στο jitter βλέπουμε την τυχαία διακύμανση της φάσης ενός σήματος.



Σχήμα 1.6.1.1 : (α) Ιδανικό φάσμα εξόδου ενός PLL (β) Πραγματικό φάσμα εξόδου ενός PLL γύρω από την κεντρική συχνότητα-θόρυβος φάσης



Σχήμα 1.6.1.2 : Phase jitter σε ένα σήμα

Μιλώντας για θόρυβο φάσης κανείς, μετράει τη φασματική πυκνότητα ισχύος γύρω από την κεντρική συχνότητα. Θεωρητικά, για να φτάσουμε σε αυτό το σημείο ξεκινάμε από αλλού. Έστω το σήμα $u_1(t) = U_1 \sin(\omega_1 t + \theta_{n1}(t))$, όπου $\theta_{n1}(t)$ είναι το jitter του σήματος (phase jitter). Συχνοτικά το jitter θεωρείται χαμηλόσυχνος (base-band) θόρυβος, αλλά όταν βλέπουμε το φάσμα ισχύος θορύβου P_n του σήματος τότε αυτός ο χαμηλόσυχνος θόρυβος είναι μετατοπισμένος γύρω από την κεντρική συχνότητα του σήματος.

Σχετικά με το jitter του σήματος $\theta_{n1}(t)$, μετράμε την μέση τετραγωνική τιμή του $\overline{\theta_{n1}^2}$ με τον τύπο

$$\overline{\theta_{n1}^2(t)} = \frac{P_n}{P_s} \quad (1.18)$$

όπου $P_n = \overline{n^2(t)}$ η ισχύς του θορύβου σε W και P_s η ισχύς του σήματος σε W. Η rms τιμή του jitter που έχει χρονική σημασία είναι

$$\theta_{n1rms} = \sqrt{\overline{\theta_{n1}^2(t)}} \quad (1.19)$$

Η μέση τετραγωνική τιμή του jitter όμως σύμφωνα με τον παραπάνω τύπο είναι μία τιμή που μπορεί να αλλάζει από την μία περιοχή συχνοτήτων στην άλλη στην περίπτωση που η πυκνότητα ισχύος του θορύβου S_n δεν είναι σταθερή σε όλο το φάσμα των συχνοτήτων. Συγκεκριμένα θα είναι σταθερή η $\overline{\theta_{n1}^2}$ μόνο όταν ο θόρυβος είναι λευκός (σταθερή πυκνότητα

ισχύος για όλες τις συχνότητες). Έτσι για να καλύπτουμε όλες τις περιπτώσεις θορύβου χρησιμοποιούμε αντί για την ισχύ του θορύβου την πυκνότητα ισχύος του. Η πυκνότητα της ισχύος του jitter ονομάζεται τότε PSD (Phase Spectrum Density) και παίρνοντας την πυκνότητα ισχύος τόσο στο δεξί όσο και στο αριστερό μέλος της σχέσης (1.18) προκύπτει τελικά ο τύπος

$$S_{\theta n1} = \frac{S_n}{P_s} \quad (1.20)$$

Η πυκνότητα ισχύος του jitter ονομάζεται θόρυβος φάσης και είναι η ισχύς του jitter που υπάρχει σε 1Hz εύρος ζώνης.

Το S_n μετριέται σε W/Hz και η PSD $S_{\theta n1}$ σε rad^2/Hz . Γενικά έχει επικρατήσει να λογαριθμίζεται η παραπάνω σχέση γιατί έχουμε να κάνουμε με πολύ μικρά νούμερα, αν και δεν είναι απόλυτα σωστό γιατί λογαριθμίζεται σε αυτή την περίπτωση μία μεταβλητή που έχει μονάδες ενώ κανονικά ο λογάριθμος ορίζεται για αδιάστατα μεγέθη. Έτσι έχουμε

$$S_{\theta n1 \text{ dB}} = 10 \log S_{\theta n1} \quad (1.21)$$

με μονάδα μέτρησης **dBc/Hz**. Αν πολλαπλασιαστεί ο θόρυβος φάσης με ένα εύρος ζώνης, τότε προκύπτει απλά η ισχύς του jitter σε αυτό το εύρος ζώνης. Επίσης, ο θόρυβος φάσης δίνεται στις προδιαγραφές ενός PLL ή ενός ταλαντωτή σε μία συχνότητα που απέχει x Hz από την κεντρική συχνότητα του σήματος. Δηλαδή λέμε για παράδειγμα ο θόρυβος φάσης είναι -100dBc/Hz σε απόσταση 1MHz από την κεντρική συχνότητα.

1.6.1.2 Πηγές θορύβου φάσης ενός PLL

Κάθε κομμάτι ενός PLL συνεισφέρει στον θόρυβο φάσης της εξόδου του PLL. Ανάλογα με τη συχνότητα και την διαφορά της από τη συχνότητα αποκοπής του φίλτρου έχουμε και διαφορετικά κομμάτια που κυριαρχούν ως προς τον θόρυβο φάσης. Πάντως τα κύρια κομμάτια που είναι κυρίαρχα στον θόρυβο φάσης είναι τα εξής:


- Ο ταλαντωτής αναφοράς. Σε αυτή την περίπτωση το σήμα εισόδου δεν είναι κάποιο σήμα που λαμβάνουμε αλλά το σήμα αναφοράς που παράγει ένας κρύσταλλος υψηλής ποιότητας. Το jitter που παράγεται στο σήμα αναφοράς το ορίζω θ_{nref} .
- Ο VCO, που προκαλεί jitter που το ορίζω θ_{nVCO} .

Ο ανιχνευτής φάσης ευθύνεται όπως θα δούμε παρακάτω για τις συνιστώσες σε πολλαπλάσια της συχνότητας αναφοράς (spur emissions) στο φάσμα της εξόδου.

Για τον υπολογισμό του θορύβου φάσης που προκαλούν τα διάφορα στοιχεία του PLL στην έξοδό του θα χρησιμοποιήσω το κλασικό interger-N PLL.

1.6.1.3 Θόρυβος φάσης ταλαντωτή αναφοράς

Το μοντέλο του ταλαντωτή αναφοράς για τη μελέτη του jitter στην έξοδό του είναι το παρακάτω:



Σχήμα 1.6.1.3 : Μοντέλο ταλαντωτή αναφοράς για μελέτη θορύβου φάσης

Στο παραπάνω μοντέλο ο θόρυβος φάσης στην έξοδο σε απόσταση f_m από την συχνότητα συντονισμού συνδέεται με την ισοδύναμη πυκνότητα ισχύος θορύβου στην είσοδο με τον τύπο:


$$S_{\theta_{n,ref}}(f_m) = S_{\theta_{n,in}}(f_m) * |G_n(f_m)|^2 \quad (1.22)$$

όπου

$$|G_n(f_m)| = \sqrt{1 + \frac{1}{f_m^2} \left(\frac{f_0}{2Q}\right)^2} \quad (1.23)$$

το κέρδος κλειστού βρόχου του παραπάνω μοντέλου, f_0 η συχνότητα συντονισμού και Q ο συντελεστής ποιότητας του κυκλώματος συντονισμού.


Είναι $|G_n(f_m)| \approx 1$ για $f_m \gg f_0$. Η συχνότητα $f_0/2Q$ είναι το (θετικό) εύρος ζώνης του κυκλώματος συντονισμού. Η μεταβολή του $|G_n(f_m)|^2$ για διάφορες αποστάσεις f_m από την συχνότητα συντονισμού f_0 και για δύο διαφορετικά Q του κυκλώματος συντονισμού του ταλαντωτή φαίνεται παρακάτω:



Σχήμα 1.6.1.4 : Κέρδος κλειστού βρόχου θορυβικού μοντέλου ταλαντωτή αναφοράς συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_0

Παρατηρούμε ότι όσο μεγαλύτερο είναι το Q του κυκλώματος συντονισμού του ταλαντωτή, τόσο μικρότερο είναι το κέρδος κλειστού βρόχου του παραπάνω μοντέλου.


Αντίστοιχα, σχηματικά η ισοδύναμη πυκνότητα ισχύος θορύβου στην είσοδο του μοντέλου $S_{\theta n, in}$ είναι η παρακάτω:



Σχήμα 1.6.1.5 : $S_{\theta n, in}$ συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_o

Η f_c είναι η συχνότητα κάτω από την οποία εμφανίζεται ο flicker θόρυβος. Πάνω από αυτή έχουμε μόνο θερμικό θόρυβο. Γενικά όταν έχουμε πραγματικούς ενισχυτές και ταλαντωτές, αυτοί εμφανίζουν στον ισοδύναμο θόρυβο εισόδου όχι μόνο θερμικό που θα ήταν η ιδανική περίπτωση αλλά και flicker θόρυβο ο οποίος είναι πιο μεγάλος όσο πλησιάζουμε τη συχνότητα συντονισμού του ταλαντωτή. Όσον αφορά στον θερμικό θόρυβο, αυτός έχει πυκνότητα ισχύος σταθερή για σταθερή θερμοκρασία και ίση με $S_{\text{Thermal}}=kT$ (W/Hz), όπου $k=1.4 \cdot 10^{-23}$ W*s/K η σταθερά του Boltzmann και T η απόλυτη θερμοκρασία σε Kelvin.

Ο θόρυβος φάσης στην έξοδο του ταλαντωτή αναφοράς $S_{\theta n ref}$ τελικά φαίνεται σχηματικά στο επόμενο σχήμα, έχοντας ουσιαστικά πολλαπλασιάσει τα σχήματα 1.6.1.4 και 1.6.1.5. Όπως φαίνεται τα Q_1 και Q_2 έχουν επιλεγεί έτσι ώστε οι δύο συχνότητες $f_o/2Q_1$ και $f_o/2Q_2$ να βρίσκονται εκατέρωθεν της συχνότητας f_c που είναι το όριο του flicker θορύβου. Επίσης φαίνεται τελικά πόσο μεγάλη επίδραση έχει το Q του κυκλώματος συντονισμού στον θόρυβο φάσης που έχει ένας ταλαντωτής αναφοράς στην έξοδό του. Όσο μεγαλύτερο το Q, τόσο μικρότερο το κέρδος κλειστού βρόχου G_n άρα τόσο μικρότερη ενίσχυση δέχεται η ισοδύναμη πυκνότητα ισχύος θορύβου εισόδου και τελικά τόσο μικρότερος είναι ο θόρυβος φάσης στην έξοδο του ταλαντωτή. Πρέπει να τονιστεί ότι οι άξονες δεν είναι λογαριθμικοί, άρα οι μονάδες του θορύβου φάσης στο επόμενο σχήμα είναι rad^2/Hz .



Σχήμα 1.6.1.6 : $S_{\theta_{nref}}$ συναρτήσει της απόστασης f_m από την συχνότητα συντονισμού f_0


Έχοντας υπολογίσει προσεγγιστικά με το παραπάνω μοντέλο τον θόρυβο φάσης που δίνει στην έξοδο του ο ταλαντωτής αναφοράς, συνεχίζω με την προσφορά σε θόρυβο φάσης του ταλαντωτή αναφοράς στην έξοδο τελικά του PLL που είναι η έξοδος του VCO. Πρώτα θα υπολογίσω την $H(f)$ που είναι η συνάρτηση μεταφοράς κλειστού βρόχου του PLL (είσοδος μετά τον ταλαντωτή αναφοράς και έξοδος αυτή του PLL).

Υπολογισμός συνάρτησης μεταφοράς $H(f)$ κλειστού βρόχου PLL

Υποθέτω ότι το PLL είναι κλειδωμένο. Η συνάρτηση $H(f)$ είναι συνάρτηση μεταφοράς φάσης, οπότε

$$H(s) = \frac{\theta_{out}(s)}{\theta_{in}(s)} \quad (1.24)$$

όπου $\theta_{out}(s)$ είναι ο Laplace μετασχηματισμός της φάσης $\theta_{out}(t)=\theta_2(t)$ της εξόδου του PLL και $\theta_{in}(s)$ ο αντίστοιχος για την φάση $\theta_{in}(t)=\theta_1(t)$ της εισόδου του PLL, η οποία δε θεωρείται σταθερή.



Σχήμα 1.6.1.7 : integer-N PLL

Όπως έχω δείξει παραπάνω, για τον ανιχνευτή φάσης έχουμε $K_d = \frac{\Delta u_d}{\theta_\varepsilon}$ ή $K_d = \frac{i_{out}}{\theta_\varepsilon}$. Στο παρακάτω σχήμα χρησιμοποιείται η $Z(s)$ ως συνάρτηση μεταφοράς του φίλτρου, άρα θα χρησιμοποιηθεί το $K_d = \frac{i_{out}}{\theta_\varepsilon}$. Έτσι έχουμε και για το φίλτρο

$$Z(s) = \frac{U_f(s)}{I_{out}(s)} \quad (1.25)$$

όπου $U_f(s)$ είναι ο Laplace μετασχηματισμός της εξόδου του φίλτρου $u_f(t)$ και $I_{out}(s)$ ο αντίστοιχος του ρεύματος εισόδου στο φίλτρο.

Τέλος, για τον VCO ισχύει

$$\omega_2(t) = \omega_o + \Delta\omega_2(t) = \omega_o + K_{VCO} * u_f(t) \quad (1.26)$$

όπου ω_o είναι η κεντρική συχνότητα ταλάντωσης του VCO όταν το σήμα εισόδου του είναι $u_f=0$. Επειδή θέλουμε όμως την φάση και όχι την συχνότητα της εξόδου για την ανάλυση του θορύβου φάσης, έχουμε για την φάση $\theta_2(t)$ ολοκληρώνοντας την μεταβολή συχνότητας $\Delta\omega_2(t)$:

$$\theta_2(t) = \int \Delta\omega_2(t)dt = K_{VCO} \int u_f(t)dt \quad (1.27)$$

Μετασχηματίζοντας κατά Laplace την παραπάνω σχέση παίρνουμε

$$\Theta_2(s) = \frac{K_{VCO}}{s} U_f(s) \leftrightarrow \frac{\Theta_2(s)}{U_f(s)} = \frac{K_{VCO}}{s} \quad (1.28)$$

Έχοντας υπολογίσει τις επιμέρους συναρτήσεις μεταφοράς προχωρώ με την συνάρτηση μεταφοράς φάσης ανοιχτού βρόχου $G(s)$ του PLL, η οποία είναι η

$$G(s) = \frac{\theta_{out}(s)}{\theta_\varepsilon(s)} = \frac{\theta_2(s)}{\theta_1(s) - \theta_2'(s)} = \frac{K_d * Z(s) * K_{VCO}}{s} \quad (1.29)$$

Επίσης, το κέρδος του κλάδου ανάδρασης είναι $1/N$. Άρα από τη θεωρία ανάδρασης η συνάρτηση μεταφοράς κλειστού βρόχου του PLL είναι

$$H(s) = \frac{\theta_{out}(s)}{\theta_{in}(s)} = \frac{\theta_2(s)}{\theta_1(s)} = \frac{G(s)}{1 + \frac{G(s)}{N}} \quad (1.30)$$

Από τις παραπάνω σχέσεις καταλαβαίνουμε πόσο μεγάλη επίδραση γενικότερα στη λειτουργία του PLL και στον θόρυβο φάσης της εξόδου έχει το φίλτρο.

Αντικαθιστώντας $s = j\omega = j2\pi f$, προκύπτει η $H(f)$. Επίσης, η $H(f)$ δεν είναι μόνο συνάρτηση μεταφοράς φάσης αλλά και συνάρτηση μεταφοράς συχνότητας. Αυτό γιατί αν θεωρήσουμε ως είσοδο του PLL μια μεταβολή συχνότητας $\Delta f_{in}(t)$ (για παράδειγμα όταν έχουμε chirp σήμα), τότε με απλή ολοκλήρωση που ισοδυναμεί με διαίρεση με s της $\Delta F_{in}(s)$, προκύπτει η αντίστοιχη φάση $\theta_{in}(s)$ και τελικά χρησιμοποιούμε τη συνάρτηση μεταφοράς φάσης για να βρούμε την $\theta_{out}(s)$.


Στο τέλος πολλαπλασιάζουμε με s την $\theta_{out}(s)$ και τελικά παίρνουμε την μεταβολή στη συχνότητα εξόδου $\Delta F_{out}(s)$. Έτσι η $H(s)$ είναι και συνάρτηση μεταφοράς φάσης και συνάρτηση μεταφοράς συχνότητας.

Η $H(s)$ μεταβάλλεται ως εξής για τις διάφορες συχνότητες ω [5]:

$$H(s) \approx \begin{cases} N, & \text{για } \omega \ll \omega_c \\ G(s), & \text{για } \omega \gg \omega_c \end{cases} \quad (1.31)$$

Η ω_c αντιπροσωπεύει τη συχνότητα μοναδιαίου κέρδους στην οποία $\left\| \frac{G(s=j\omega_c)}{N} \right\| = 1$, είναι εξ ορισμού το εύρος ζώνης του βρόχου του PLL (απευθείας μονοπάτι και ανάδραση, ανοιχτός όμως βρόχος) και σχετίζεται με το εύρος ζώνης κλειστού βρόχου ω_{3dB} του PLL κατά κανόνα σύμφωνα με τη σχέση

$$\omega_{3dB} = (1.3 \text{ έως } 1.5) * \omega_c \quad (1.32)$$



Σχήμα 1.6.1.8 : Συνάρτηση μεταφοράς κλειστού βρόχου $H(s)$ για θόρυβο φάσης από ταλαντωτή αναφοράς

Συνεχίζοντας με την προσφορά του ταλαντωτή αναφοράς στον θόρυβο φάσης στην έξοδο του PLL, ξέρουμε ότι η φάση $\theta_2(t)$ στην έξοδο του VCO συνδέεται με την φάση $\theta'_2(t)$ στην έξοδο του ακέραιου- N διαιρέτη συχνότητας με τη σχέση $\theta_2(t) = N * \theta'_2(t)$, και έτσι έχουμε για τον θόρυβο φάσης που προέρχεται από τον ταλαντωτή αναφοράς $S_{\theta_{n,out}|ref}$ στην έξοδο του VCO:

$$S_{\theta_{n,out}|ref}(f_m) = S_{\theta_{n,ref}}(f_m) * N^2 * |H(f_m)|^2 \quad \text{rad}^2/\text{Hz} \quad (1.33)$$


Οι συχνότητες f_m του θορύβου φάσης που εισάγει ο ταλαντωτής αναφοράς που είναι μικρότερες ή ίσες από τη συχνότητα αποκοπής f_{3dB} της βαθυπερατής συνάρτησης μεταφοράς του PLL $H(f)$ περνάνε γιατί για αυτές ισχύει $H(f_m) \approx N$ και συμμετέχουν στον θόρυβο φάσης της εξόδου του PLL. Αντίθετα οι συχνότητες $f_m > f_{3dB}$ αποσβέννυνται από το PLL και δεν εμφανίζονται ή τουλάχιστον έχουν πολύ λίγη επίδραση στον θόρυβο φάσης της εξόδου του PLL. Η απόσβεση εξαρτάται από την τάξη του φίλτρου. Αυτός είναι ένας ακόμη λόγος για τον οποίο το φίλτρο είναι πολύ σημαντικό γενικά στη λειτουργία του PLL. Όσο μεγαλύτερη η τάξη του φίλτρου τόσο πιο λίγες συχνότητες του θορύβου φάσης του ταλαντωτή αναφοράς περνάνε στην έξοδο καθώς τότε

το εύρος ζώνης του PLL είναι όλο και πιο μικρό. Βέβαια δεν είναι προτιμητέο το εύρος ζώνης του PLL να είναι υπερβολικά μικρό γιατί τότε θα είναι αργή η διαδικασία του κλειδώματος στην οποία θα αναφερθώ παρακάτω στο κεφάλαιο.

Ένας τρόπος να μειωθεί ο θόρυβος φάσης που εισάγει ο ταλαντωτής αναφοράς χωρίς να αυξήσουμε την τάξη του φίλτρου είναι να βάλουμε έναν ακέραιο διαιρέτη συχνότητας στην έξοδό του (πριν την είσοδο του ανιχνευτή φάσης). Αν ο διαιρέτης διαιρεί την συχνότητα διά R τότε μειώνει και το jitter του ταλαντωτή αναφοράς κατά R . Έτσι μειώνεται και ο θόρυβος φάσης του ταλαντωτή κατά R^2 . Σε αυτή την περίπτωση όμως πρέπει να αυξήσουμε το N στον διαιρέτη συχνότητας του PLL για να είμαστε στην ίδια περιοχή συχνοτήτων. Αυτό δεν είναι τόσο καλό γιατί αυξάνει τον χρόνο κλειδώματος, ενώ είναι γνωστό ότι δεν υπάρχουν διαιρέτες συχνότητας που να διαιρούν από μία τιμή και πάνω γιατί είναι δύσκολο να υλοποιηθούν στις υπάρχουσες τεχνολογίες.

1.6.1.4 Θόρυβος φάσης VCO

Το jitter που εισάγει ο VCO το συμβόλισα θ_{nVCO} (είναι rms τιμή). Για τη μελέτη του θορύβου φάσης του VCO δεν θα χρησιμοποιηθεί το μοντέλο που είχαμε στον ταλαντωτή αναφοράς. Τα αίτια στα οποία οφείλεται ο θόρυβος φάσης του VCO θα αναλυθούν στο κεφάλαιο 3. Για τον υπολογισμό του θορύβου φάσης που εισάγει ο VCO στην έξοδο του PLL θα προσδιοριστεί πρώτα η συνάρτηση κλειστού βρόχου $G_n(f)$ από το σημείο στο οποίο εισάγεται το jitter θ_{nVCO} στο παρακάτω μοντέλο μέχρι την έξοδο του PLL. Στο μοντέλο αυτό ο VCO θεωρείται ιδανικός και το jitter προστίθεται στην έξοδό του [2].




Σχήμα 1.6.1.9 : Μοντέλο για τον υπολογισμό του θορύβου φάσης στην έξοδο του PLL

Είναι

$$G_n(s) = \frac{1}{1 + \frac{G(s)}{N}} \quad (1.34)$$

όπου $G(s)$ η συνάρτηση μεταφοράς ανοιχτού βρόχου του PLL. Η $G_n(s)$ μεταβάλλεται ως εξής για τις διάφορες γωνιακές συχνότητες ω [5]:

$$G_n(s) \approx \begin{cases} \frac{N}{G(s)}, & \text{για } \omega \ll \omega_c \\ 1 & , \text{για } \omega \gg \omega_c \end{cases} \quad (1.35)$$



Σχήμα 1.6.1.10 : Συνάρτηση μεταφοράς κλειστού βρόχου $G_n(s)$ για θόρυβο φάσης από VCO

Από ό,τι παρατηρούμε η συνάρτηση μεταφοράς κλειστού βρόχου $G_n(s)$ είναι υψιπερατή, σε αντίθεση με την περίπτωση του ταλαντωτή αναφοράς που η αντίστοιχη συνάρτηση μεταφοράς $H(s)$ είναι βαθυπερατή.

Τελικά ο θόρυβος φάσης στην έξοδο του PLL που οφείλεται στον θόρυβο φάσης που εισάγει ο VCO προκύπτει από τον τύπο

$$S_{\theta_{n,out|VCO}}(f_m) = S_{\theta_{n,VCO}}(f_m) * |G_n(f_m)|^2 \text{ rad}^2/\text{Hz} \quad (1.36)$$

όπου στην $G_n(s)$ αντί για s έχω αντικαταστήσει $s=j\omega=j2\pi f_m$.

1.6.1.5 Θόρυβος φάσης υπόλοιπων δομών του PLL

Αν θέλουμε να δούμε και την προσφορά των υπόλοιπων δομών του PLL στον θόρυβο φάσης της εξόδου του, πρέπει όπως έκανα πριν να βρούμε τη συνάρτηση μεταφοράς από το σημείο εισόδου του εκάστοτε jitter μέχρι την έξοδο του PLL [5]. Έχοντας παρουσιάσει την προσφορά σε θόρυβο φάσης του ταλαντωτή αναφοράς και του VCO, οι δομές που απομένουν είναι ο ανιχνευτής φάσης και ο ακέραιος διαιρέτης συχνότητας. Ο ανιχνευτής φάσης είναι κυρίως υπεύθυνος για τα reference spurs και όχι για τον θόρυβο φάσης αλλά χάριν πληρότητας παρουσιάζεται και για αυτόν η συνάρτηση μεταφοράς για τον θόρυβο φάσης στην έξοδο του PLL.

- **Ανιχνευτής φάσης**

Αν $G_{\alpha\phi}(f)$ είναι η συνάρτηση μεταφοράς φάσης με είσοδο μετά τον ανιχνευτή φάσης (ο ανιχνευτής φάσης θεωρείται ιδανικός) και έξοδο αυτή του PLL, τότε έχουμε:

$$G_{\alpha\phi}(s) = \frac{1}{K_d} * H(s) = \frac{1}{K_d} * \frac{G(s)}{1 + \frac{G(s)}{N}} \quad (1.37)$$

Οπότε ο θόρυβος φάσης στην έξοδο του PLL $S_{\theta n, out|\alpha\phi}$ που προέρχεται από τον ανιχνευτή φάσης ο οποίος εισάγει θόρυβο φάσης $S_{\theta n, \alpha\phi}$, είναι

$$S_{\theta n, out|\alpha\phi}(f_m) = S_{\theta n, \alpha\phi}(f_m) * |G_{\alpha\phi}(f_m)|^2 \text{ rad}^2/\text{Hz} \quad (1.38)$$

- **Ακέραιος διαιρέτης συχνότητας**

Αν $G_{\delta\sigma}(f)$ είναι η συνάρτηση μεταφοράς φάσης με είσοδο μετά τον διαιρέτη συχνότητας (ο διαιρέτης θεωρείται ιδανικός) και έξοδο αυτή του PLL, τότε έχουμε:

$$G_{\delta\sigma}(s) \equiv -H(s) = -\frac{G(s)}{1 + \frac{G(s)}{N}} \quad (1.39)$$

Οπότε ο θόρυβος φάσης στην έξοδο του PLL $S_{\theta n, out|\delta\sigma}$ που προέρχεται από τον διαιρέτη ο οποίος εισάγει θόρυβο φάσης $S_{\theta n, \delta\sigma}$, είναι

$$S_{\theta n, out|\delta\sigma}(f_m) = S_{\theta n, \delta\sigma}(f_m) * |G_{\delta\sigma}(f_m)|^2 \text{ rad}^2/\text{Hz} \quad (1.40)$$

- **Φίλτρο**

Το φίλτρο αν είναι ενεργό τότε συμμετέχει και αυτό στον θόρυβο φάσης της εξόδου του PLL καθώς ο ενισχυτής του προκαλεί jitter στο σήμα εισόδου του VCO. Ο θόρυβος φάσης ενός ενεργού φίλτρου δε γινόταν να προσδιοριστεί.

Τέλος, στις περισσότερες CMOS εφαρμογές ο θόρυβος φάσης που προέρχεται από τον διαιρέτη συχνότητας θεωρείται αμελητέος.

1.6.1.6 Συνολικός θόρυβος φάσης εξόδου PLL


Από ό,τι παρατηρούμε η ποσότητα $\frac{G(s)}{1+\frac{G(s)}{N}}$ εμφανίζεται σε όλες τις πηγές θορύβου φάσης εκτός από τον VCO όπου έχουμε την ποσότητα $\frac{1}{1+\frac{G(s)}{N}}$. Ο συνολικός θόρυβος φάσης στην έξοδο του PLL προκύπτει αθροίζοντας τις επιμέρους συνεισφορές από τις διάφορες δομές του PLL, όπως φαίνεται παρακάτω.

$$S_{\theta n, out}(f_m) = S_{\theta n, out|ref}(f_m) + S_{\theta n, out|VCO}(f_m) + S_{\theta n, out|\alpha\varphi}(f_m) \quad \text{rad}^2/\text{Hz} \quad (1.41)$$

Αν τον συνολικό θόρυβο φάσης τον θέλουμε σε dBc/Hz τότε απλά

$$S_{\theta n, out|dB}(f_m) = 10 \log S_{\theta n, out}(f_m) \quad \text{dBc/Hz} \quad (1.42)$$


Στο παρακάτω σχήμα [4] φαίνονται οι περιοχές συχνοτήτων στις οποίες κυριαρχεί το κάθε στοιχείο του PLL στον θόρυβο. Η συχνότητα f_m είναι η απόσταση από την συχνότητα στην οποία είναι κλειδωμένο το PLL. Επίσης η f_c είναι το εύρος ζώνης βρόχου (ανοιχτού βρόχου) του PLL.



Σχήμα 1.6.1.11 : Τυπικός θόρυβος φάσης στην έξοδο ενός PLL

1.6.2 Spur emissions (Λανθασμένες εκπομπές)

Αυτές είναι συνιστώσες στο φάσμα του σήματος εξόδου του PLL που ξεχωρίζουν από το υπόλοιπο φάσμα γιατί βρίσκονται σε διακριτές συχνοτικές θέσεις και γιατί έχουν μεγαλύτερη ισχύ από τις συχνοότητες γύρω από αυτές. Ο θόρυβος φάσης βρίσκεται κατανεμημένος σε μικρές συχνοτικές αποστάσεις γύρω από τη συχνότητα στην οποία έχει κλειδώσει το PLL, ενώ τα spurs βρίσκονται πιο μακριά από αυτή την συχνότητα.




Σχήμα 1.6.2.1 : Θόρυβος φάσης και spurs αναφοράς στο φάσμα της εξόδου ενός PLL

Υπάρχουν διάφορα είδη spurs αλλά τα πιο συνήθη και αυτά στα οποία θα αναφερθώ είναι τα spurs αναφοράς, τα οποία εμφανίζονται σε συχνοότητες πολλαπλάσια της συχνότητας αναφοράς που είναι η συχνότητα του σήματος εισόδου του PLL. Πρέπει να τονιστεί ότι για την παρακάτω ανάλυση προϋποτίθεται ότι έχουμε ανιχνευτή φάσης/συχνότητας ακολουθούμενο από charge pump, αλλά σε κάθε άλλη περίπτωση αυτά τα spurs θα συνεχίζουν να εξαρτώνται από τα ίδια αίτια σε ακόμα μεγαλύτερο βαθμό. Γενικά, δύο αιτίες προκαλούν τα spurs αναφοράς [5]:

- Τα ρεύματα διαρροής στις ανάστροφα πολωμένες ενώσεις PN των τρανζίστορ του charge pump όταν αυτά δεν άγουν, το ρεύμα διαρροής στους varactors του VCO όταν αυτοί είναι ανάστροφα πολωμένοι και τέλος τα ρεύματα αποφόρτισης των πυκνωτών του φίλτρου.

Οι τρεις παραπάνω διαρροές ρευμάτων γίνονται γενικά όταν ο charge pump είναι σε κατάσταση υψηλής εμπέδησης (λογικά σήματα 0 και στις δύο εισόδους του charge pump) και υποτίθεται ότι δεν πρέπει να υπάρχει ροή ρεύματος στο ή από το φίλτρο. Όταν το PLL έχει κλειδώσει τότε ο charge pump παράγει μικρούς παλμούς σε διάρκεια στην έξοδο που συνήθως εναλλάσσονται σε πολικότητα για να διορθωθεί η φάση του σήματος εξόδου. Ο χρόνος ανάμεσα στον έναν παλμό και στον επόμενο ισούται όπως φαίνεται παρακάτω με την περίοδο του σήματος αναφοράς. Ανάμεσα σε αυτούς τους παλμούς έχουμε τα ρεύματα διαρροής, αφού οι έξοδοι του charge pump είναι ανοιχτοκυκλωμένες.




Σχήμα 1.6.2.2 : Έξοδος του charge pump όταν το PLL έχει κλειδώσει

Οι διαρροές αυτών των ρευμάτων έχουν περίοδο περίπου ίση με την περίοδο του σήματος αναφοράς οπότε διαμορφώνουν κατά FM την τάση στην έξοδο του φίλτρου που είναι και η είσοδος του VCO. Από αυτή την FM διαμόρφωση προκύπτουν τα spur's αναφοράς στην έξοδο του PLL.

- Η χρονική διάρκεια των μικρών παλμών που βγάζει ο charge pump όταν το PLL έχει κλειδώσει.

Γενικά, αφού το PLL έχει κλειδώσει, η φάση του σήματος εξόδου του VCO σιγά σιγά παρεκκλίνει από την φάση του σήματος αναφοράς. Τότε ο PFD στέλνει διορθωτικούς παλμούς που η χρονική τους διάρκεια όπως ξέρουμε είναι ίση ιδανικά με την χρονική διαφορά των δύο ακμών στην είσοδο του ανιχνευτή φάσης. Όταν για παράδειγμα η διαφορά φάσης αντιστοιχεί σε καθυστέρηση κατά 10psec της εξόδου του VCO, τότε πρέπει ιδανικά ο διορθωτικός παλμός να έχει χρονική διάρκεια 10 psec. Αυτή η καθυστέρηση όμως είναι πολύ μικρή αν συγκριθεί με τους χρόνους διάδοσης του σήματος στις λογικές πύλες του PFD που είναι της τάξης των nsec και με τους χρόνους ανόδου και καθόδου του λογικού σήματος στις εξόδους του PFD. Αυτό έχει ως αποτέλεσμα ο PFD να βγάζει διορθωτικό παλμό στην έξοδο μόνο όταν η χρονική διαφορά των ακμών των δύο σημάτων της εισόδου είναι μεγαλύτερη από ένα διάστημα που όταν μιλάμε με όρους φάσης ονομάζεται deadzone. Αυτό το διάστημα σε χρόνο είναι της τάξης των 2 nsec περίπου για CMOS υλοποιήσεις.

Βέβαια, υπάρχουν και παρασιτικές χωρητικότητες στην έξοδο του PFD εξαιτίας των οποίων αυξάνεται ο χρόνος ανόδου και ο χρόνος καθόδου. Έτσι τελικά οι μικρότεροι παλμοί που μπορούν να υπάρξουν στην έξοδο του PFD λόγω του deadzone είναι ακόμα μεγαλύτεροι με αυτές τις χωρητικότητες που είναι οι χωρητικότητες πύλης C_{gs} και C_{gd} των τρανζίστορ εισόδου του charge pump.



Σχήμα 1.6.2.3 : μη ιδανικός παλμός τάσης στην έξοδο UP του PFD

Προκειμένου να εξαλειφθεί η περιοχή deadzone του PFD χρησιμοποιείται κάποιο κύκλωμα που εξαναγκάζει τον charge pump να βγάζει παλμό στην έξοδο για οποιαδήποτε μικρή διαφορά

φάσης των δύο σημάτων εισόδου του PFD. Όμως με αυτό το κύκλωμα οι παλμοί στην έξοδο του charge pump είναι πιο μεγάλοι σε διάρκεια. Εκεί οφείλονται και τα spurs αναφοράς όταν δεν επικρατεί η πρώτη αιτία που αναφέρθηκε παραπάνω.

Το εύρος των παλμών αυτών εξαρτάται και από το ταίριασμα των ρευμάτων του charge pump και τέλος από τους χρόνους που χρειάζονται τα τρανζίστορ του charge pump να ενεργοποιηθούν. Όταν το ρεύμα με το οποίο τροφοδοτεί το φίλτρο και το ρεύμα που “τραβάει” από το φίλτρο το charge pump δεν είναι ίσα τότε δεν έχουμε ταίριασμα ρευμάτων (mismatch). Αν το ρεύμα με το οποίο τροφοδοτεί το φίλτρο το charge pump είναι 10% μεγαλύτερο από το άλλο ρεύμα, τότε κατά κανόνα θα λειτουργεί κατά 10% περισσότερο ως καταβόθρα ρεύματος το charge pump και λιγότερο ως πηγή ρεύματος αυξάνοντας έτσι τα spurs αναφοράς στο φάσμα εξόδου. Το mismatch των ρευμάτων είναι μέγιστο κοντά στα όρια της τάσης εισόδου του VCO. Για αυτό το λόγο καλό είναι η είσοδος του VCO να κυμαίνεται από τα 0.5Volts μέχρι τα (Supply-0.5)Volts.

Όσον αφορά στον χρόνο ενεργοποίησης των τρανζίστορ του charge pump, αυτός έχει να κάνει με τις κινητικότητες των φορέων πλειονότητας στο κανάλι. Έτσι στο PMOS που απαρτίζει την πηγή ρεύματος του charge pump ο χρόνος ενεργοποίησης θα είναι διπλάσιος σε σχέση με το NMOS της καταβόθρας ρεύματος μιας και οι οπές έχουν την μισή κινητικότητα από αυτή των ηλεκτρονίων. Τελικά η πηγή ρεύματος κατά μέσο όρο δίνει λιγότερο ρεύμα γιατί άγει για λιγότερο χρόνο (σαν να έχουμε αρνητικό mismatch ρευμάτων). Έτσι αυξάνονται και πάλι τα spurs αναφοράς.

Συμπερασματικά, το deadzone του PFD, οι παρασιτικές χωρητικότητες στην έξοδο του PFD, τα mismatches των ρευμάτων του charge pump και οι άνισοι χρόνοι ενεργοποίησης των τρανζίστορ του charge pump προκαλούν την παραγωγή πιο μεγάλων και μη ιδανικών παλμών ρεύματος από τον charge pump με αποτέλεσμα να αυξάνεται και η στάθμη των spurs αναφοράς στο φάσμα της εξόδου.

Η διαρροή ρευμάτων επικρατεί στη δημιουργία των spurs αναφοράς όταν η συχνότητα αναφοράς είναι χαμηλή. Επίσης αυτή ήταν η κύρια αιτία για τα spurs πιο παλιά όταν τα ρεύματα διαρροής ήταν της τάξης των μA . Στην σημερινή εποχή όμως είναι της τάξης των nA και για αυτό αν δεν είμαστε σε χαμηλές συχνότητες αναφοράς τότε επικρατεί η δεύτερη αιτία που αφορά στη χρονική διάρκεια των παλμών του charge pump.

Όταν αναφερόμαστε στον όρο Spur Gain [5] εννοούμε την τιμή της συνάρτησης κλειστού βρόχου του PLL $H(s)$ στη συχνότητα f_{spur} που είναι η συχνότητα στην οποία εμφανίζεται το spur (spur αναφοράς στη συγκεκριμένη περίπτωση). Δηλαδή με αυτό τον όρο βλέπουμε πόσο ενισχύεται ή αποσβέννυται ένα spur αναφοράς από το PLL. Αν το SpurGain εκφράζεται σε dB τότε ο τύπος για αυτό είναι

$$SpurGain = 20 \log |H(s)|_{s=j*2\pi*f_{spur}} \text{ dB} \quad (1.43)$$

Σύμφωνα με το μοντέλο του Dean Banerjee [5], το επίπεδο στάθμης των spurs αναφοράς στο φάσμα εξόδου που οφείλονται στη διαρροή ρευμάτων μπορεί να υπολογιστεί με τον τύπο

$$LeakageSpur = BaseLeakageSpur + 20 \log \frac{Leakage}{K_d} + SpurGain \text{ dBc} \quad (1.44)$$

Ως K_d ο Banerjee θεωρεί το ρεύμα που δίνει ο charge pump και όχι το i_{out}/θ_e που ξέρουμε. Επίσης, η σταθερά $BaseLeakageSpur = 16 \text{ dBc}$ είναι κάπως αυθαίρετη και μπορεί να χρησιμοποιηθεί σε κάθε integer-N PLL. Αυτή η σταθερά είναι και το μοναδικό μειονέκτημα του μοντέλου Banerjee.

Σύμφωνα με το ίδιο μοντέλο, το επίπεδο της στάθμης των spurs αναφοράς που οφείλονται στη χρονική διάρκεια των παλμών του charge pump όταν έχει κλειδώσει το PLL είναι

$$PulseSpur = BasePulseSpur + 40 \log \frac{f_{spur}}{1\text{Hz}} + SpurGain \text{ dBc} \quad (1.45)$$

Και εδώ η σταθερά $BasePulseSpur$ είναι εμπειρική.

Το ερώτημα είναι πώς θα ξέρουμε ποιά αιτία είναι η επικρατέστερη στη συχνότητα που είμαστε ώστε να χρησιμοποιήσουμε και τον ανάλογο τύπο για τον υπολογισμό της στάθμης των spurs. Ένας τρόπος σύμφωνα με τον Banerjee είναι να εξισώσουμε το $LeakageSpur$ και το $PulseSpur$ από τις σχέσεις (1.44) και (1.45) και να λύσουμε ως προς τη συχνότητα. Τότε προκύπτει

$$f_{spur} = 10^{\left[\frac{(BaseLeakageSpur - BasePulseSpur)}{40} + \frac{1}{2} \log \left| \frac{Leakage}{K_d} \right| \right]} \text{ Hz} \quad (1.46)$$

Αν η συχνότητα αναφοράς είναι μικρότερη από την f_{spur} τότε επικρατεί η διαρροή ρευμάτων στα spurs αναφοράς και έτσι χρησιμοποιούμε τον τύπο (1.44) για τον υπολογισμό της στάθμης τους. Αλλιώς χρησιμοποιούμε τον τύπο (1.45).

Η συνολική στάθμη των spurs αναφοράς υπολογίζεται προσθέτοντας τις στάθμες $LeakageSpur$ και $PulseSpur$.

$$Spur = 10 \log(10^{LeakageSpur/10} + 10^{PulseSpur/10}) \text{ dBc} \quad (1.47)$$

Από το μοντέλο του Banerjee μέσω του $SpurGain$ φαίνεται πόσο σημαντική είναι και πάλι η επίδραση του φίλτρου στη στάθμη των spurs αναφοράς. Όσο μεγαλύτερη τάξη έχει το φίλτρο τόσο μικρότερη θα είναι και η στάθμη των spurs που πέφτουν συχνοτικά έξω από τη συχνότητα αποκοπής της συνάρτησης κλειστού βρόχου $H(s)$ του PLL.

Υπάρχει και το μοντέλο Maxim το οποίο καλύπτει το μειονέκτημα των εμπειρικών σταθερών του μοντέλου του Banerjee.

Καταλήγοντας, κάλυψα όλες τις συνιστώσες θορύβου που υπάρχουν στο φάσμα εξόδου του PLL, δηλαδή τον θόρυβο φάσης και τα spurs αναφοράς, και έδωσα έναν τρόπο να υπολογιστεί θεωρητικά το επίπεδο της στάθμης τους ξεκινώντας από τα αίτια που τις προκαλούν.

1.7 Χρόνος κλειδώματος του PLL

Μαζί με τον θόρυβο φάσης και τα spurs αναφοράς, ο χρόνος κλειδώματος (lock time) είναι άλλη μία σημαντική παράμετρος για τη σχεδίαση ενός PLL. Αυτός είναι ο χρόνος που χρειάζεται το PLL για να αλλάξει η συχνότητα εξόδου του από μία τιμή f_1 σε μία τιμή f_2 και έχει ένα ανώτατο όριο, ανάλογα με την εφαρμογή. Στις RF επικοινωνίες αυτός ο χρόνος κυμαίνεται μεταξύ 0.1 και 1ms [5].

Για τον θεωρητικό υπολογισμό του χρόνου κλειδώματος [4] χρησιμοποιούμε τη γνωστή συνάρτηση μεταφοράς κλειστού βρόχου του PLL $H(s)$ για να βρούμε την βηματική απόκριση του PLL στο χρόνο όταν η είσοδος αλλάζει βηματικά από μία συχνότητα σε μία άλλη. Έστω ότι το PLL είναι αρχικά κλειδωμένο στην συχνότητα f_1 στην έξοδό του. Άρα η συχνότητα εισόδου (αναφοράς) θα είναι f_1/N . Υποθέτουμε τώρα ότι η συχνότητα εξόδου αλλάζει από f_1 σε f_2 που είναι το ίδιο σαν να αλλάζει η συχνότητα εισόδου από f_1/N σε f_2/N . Αυτό το άλμα της συχνότητας αναφοράς μπορεί να μοντελοποιηθεί ως μία step function $u(t)$. Συγκεκριμένα, θα είναι

$$\frac{f_2}{N} = \frac{f_1}{N} + \Delta f * u(t) \quad (1.48)$$

Πολλαπλασιάζοντας επί 2π και ολοκληρώνοντας στο χρόνο την παραπάνω σχέση έχουμε:

$$\theta_{in}(t) = 2\pi \int \left(\frac{f_2}{N} - \frac{f_1}{N} \right) dt = 2\pi \Delta f \int u(t) dt = 2\pi \Delta f * t \quad (1.49)$$

Παίρνοντας τον μετασχηματισμό Laplace της φάσης έχουμε

$$\Theta_{in}(s) = \frac{2\pi \Delta f}{s^2} \quad (1.50)$$

$$H(s) = \frac{\Theta_{out}(s)}{\Theta_{in}(s)} \rightarrow \Theta_{out}(s) = \frac{2\pi \Delta f}{s^2} * H(s) \quad (1.51)$$

Στη συνέχεια, παίρνοντας τον αντίστροφο μετασχηματισμό Laplace του γινομένου $s * \Theta_{out}(s)$ και διαιρώντας διά 2π παίρνουμε την συνάρτηση συχνότητας $f_{out}(t)$ της εξόδου στο χρόνο.

$$f_{out}(t) = \frac{1}{2\pi} L^{-1} \{ s * \Theta_{out}(s) \} \quad (1.52)$$

Αν χρησιμοποιούμε τρίτης τάξης παθητικό lead-lag φίλτρο τότε η $f_{out}(t)$ θα είναι σύμφωνα με το [4] κάνοντας κάποιες απλοποιήσεις

$$f_{out}(t) = f_2 + (f_1 - f_2) * e^{-\xi * \omega_n * t} * \left[\cos(\omega_n \sqrt{1 - \xi^2} * t) + \frac{\xi - R_2 * C_2 * \omega_n}{\sqrt{1 - \xi^2}} \sin(\omega_n \sqrt{1 - \xi^2} * t) \right] \quad (1.53)$$

όπου το ξ είναι ο συντελεστής απόσβεσης της απόκρισης του κλειστού βρόχου του PLL σε βηματική αλλαγή συχνότητας και υπολογίζεται από τον τύπο


$$\xi = \frac{R_2 * C_2 * \omega_n}{2} \quad (1.54)$$

και το ω_n είναι η φυσική συχνότητα (συχνότητα ταλάντωσης) της απόκρισης του κλειστού βρόχου του PLL σε βηματική αλλαγή συχνότητας και δίνεται από τον τύπο

$$\omega_n = \sqrt{\frac{K_d * K_{VCO}}{N * (C_1 + C_2 + C_3)}} \quad (1.55)$$

Αν το φίλτρο είναι δευτέρας τάξης παθητικό lead-lag τότε οι τύποι είναι οι ίδιοι με τη διαφορά ότι έχουμε $R_3 = C_3 = 0$.

Η απόκριση σε βηματική αλλαγή συχνότητας της εξόδου του PLL φαίνεται παρακάτω:



Σχήμα 1.7.1 : Χαρακτηριστική απόκριση της συχνότητας εξόδου του PLL σε βηματική αλλαγή συχνότητας της εισόδου

Στο παραπάνω σχήμα φαίνεται και το σφάλμα όταν το PLL προσεγγίζει την συχνότητα f_2 . Η f_{out} κάνει ουσιαστικά ταλάντωση με συχνότητα ω_n . Από ένα σημείο και πέρα το πλάτος αυτής της ταλάντωσης ελαχιστοποιείται και τότε ουσιαστικά το PLL έχει κλειδώσει στη συχνότητα που θέλουμε. Εμείς ορίζουμε τότε έχει κλειδώσει το PLL μέσω του σφάλματος σταθερής κατάστασης Δf .

Ο χρόνος κλειδώματος T_{lock} που χρειάζεται η απόκριση του PLL μέχρι να φτάσει το σφάλμα σταθερής κατάστασης Δf δίνεται τελικά από τον τύπο

$$T_{lock} = \frac{-\ln\left(\frac{\Delta f}{f_2 - f_1} * \frac{\sqrt{1 - \xi^2}}{1 - 2 * R_2 * C_2 * \xi * \omega_n + R_2^2 * C_2^2 * \omega_n^2}\right)}{\xi * \omega_n} \quad (1.56)$$

2

Σχεδίαση του integer-N PLL

Σε αυτό το κεφάλαιο θα ασχοληθούμε με την επιλογή των βασικών δομών του integer-N PLL και με τον προσδιορισμό των τιμών σε στοιχεία που απαρτίζουν αυτές τις δομές.

2.1 Προδιαγραφές

Γενικά δεν δόθηκαν εξαρχής συγκεκριμένες προδιαγραφές για το PLL. Το μόνο που ήταν γνωστό είναι ότι πρέπει η συχνότητα εξόδου του PLL να κυμαίνεται στην περιοχή

77 GHz – 77.616 GHz και η συχνότητα αναφοράς θα αλλάζει βηματικά με το χρόνο με όσο το δυνατόν μικρότερο βήμα. Οπότε η περιοχή συχνοτήτων στην οποία θα λειτουργεί το PLL αφορά κυρίως την σχεδίαση του VCO, τον ταλαντωτή αναφοράς και το διαιρέτη συχνότητας. Τα υπόλοιπα στοιχεία του PLL είναι ίδια όσον αφορά στην τοπολογία τους για όλες τις συχνότητες.

Επίσης, ο θόρυβος φάσης δεν ήταν στις προδιαγραφές του συστήματος, αλλά επειδή είναι μία από τις κρίσιμες παραμέτρους στη σχεδίαση ενός PLL, δόθηκε μέριμνα ώστε τα επίπεδά του να είναι ικανοποιητικά και συγκεκριμένα κοντά στην περιοχή των

$-80dBc/Hz$.

2.2 Ταλαντωτής αναφοράς

Γενικά δε γίνεται η συχνότητα συντονισμού του ταλαντωτή αναφοράς να είναι οσοδήποτε μεγάλη γιατί απλά δεν είναι δυνατό να υλοποιηθούν αυτοί οι ταλαντωτές. Συνήθως βλέπουμε στο εμπόριο ταλαντωτές-κρυστάλλους με συχνότητα συντονισμού μέχρι 80 MHz.

Όταν τα βήματα στη συχνότητα εξόδου του PLL γίνονται μεταβάλλοντας τον ακέραιο διαιρέτη συχνότητας με σταθερή τη συχνότητα αναφοράς, τότε η συχνότητα συντονισμού του ταλαντωτή αναφοράς ορίζει και το ελάχιστο βήμα συχνότητας που μπορεί να γίνει στην είσοδο του PLL. Βέβαια έτσι από τη μία συχνότητα στην άλλη αλλάζουν και τα δυναμικά χαρακτηριστικά του βρόχου του PLL, όπως η συνάρτηση μεταφοράς κλειστού βρόχου $H(s)$ και ο χρόνος κλειδώματος T_{lock} , αφού μεταβάλλεται η τιμή του διαιρέτη συχνότητας.

Αντίθετα, στην περίπτωση μου που το PLL προορίζεται να βγάξει σήμα FMCW στην έξοδό του, η συχνότητα αναφοράς πρέπει να μεταβάλλεται και όχι ο διαιρέτης συχνότητας. Επομένως τα δυναμικά χαρακτηριστικά του βρόχου θα επηρεάζονται μόνο από το κέρδος του VCO K_{VCO} το οποίο δεν είναι ακριβώς το ίδιο για διαφορετικές συχνότητες στις οποίες πρέπει να κλειδώσει το PLL. Η υλοποίηση του μεταβλητού ταλαντωτή αναφοράς για να έχουμε σήμα FMCW στο μοντέλο του PLL στο Simulink παρουσιάζεται στο κεφάλαιο 5.

2.3 Ανιχνευτής φάσης


Επέλεξα τον PFD για ανιχνευτή φάσης γιατί έχει άπειρο pull-in εύρος. Επίσης ρόλο έπαιξε και το γεγονός ότι στη βιβλιογραφία, σε ειδικά sites και σε διάφορα papers όλοι επέλεξαν αυτόν τον τύπο ανιχνευτή φάσης και συγκεκριμένα PFD με charge pump έξοδο. Όμως στις περιπτώσεις με charge pump έξοδο του PFD, το PLL ήταν ολοκληρωμένο κύκλωμα και όχι μοντελοποιημένο με κάποιο πρόγραμμα προσομοίωσης. Εγώ δεν υλοποίησα τον PFD με charge pump έξοδο, αλλά χρησιμοποίησα το ενεργό PI φίλτρο του οποίου ο συνδυασμός με τον PFD, όπως έχει αναλυθεί στην παράγραφο 1.4.2.3, είναι ίδιος με τον συνδυασμό του PFD με charge-pump έξοδο και παθητικό φίλτρο. Η μοντελοποίηση του PFD θα παρουσιαστεί στο κεφάλαιο 5.

2.4 Φίλτρο

Επέλεξα να χρησιμοποιήσω γενικά δεύτερης και τρίτης τάξης φίλτρα. Αν τελικά επελέγη δεύτερης τάξης φίλτρο για το τελικό σύστημα οφείλεται στο ότι με αυτό το φίλτρο ήταν πιο μικρός ο χρόνος κλειδώματος. Οι κατηγορίες των φίλτρων που μοντελοποίησα στο Simulink ήταν παθητικά lead-lag και ενεργά PI φίλτρα. Θα παρουσιαστούν στη συνέχεια τα τέσσερα φίλτρα που χρησιμοποιήθηκαν για την μοντελοποίηση του PLL, η διαδικασία υπολογισμού των τιμών των στοιχείων του φίλτρου και τελικά η εύρεση σε κάθε περίπτωση της συνάρτησης μεταφοράς κλειστού βρόχου του PLL $H(s)$.

2.4.1 PLL με δεύτερης τάξης lead-lag παθητικό φίλτρο

Ο συνδυασμός του PFD χωρίς charge pump έξοδο με δεύτερης τάξης παθητικό lead-lag φίλτρο φαίνεται παρακάτω:



Σχήμα 2.4.1 : PFD – δεύτερης τάξης lead-lag παθητικό φίλτρο

Ξεκινάμε από τη συνάρτηση μεταφοράς του φίλτρου $Z(s) = \frac{U_f(s)}{I(s)}$ [6].

$$Z(s) = \frac{U_f(s)}{I(s)} = \frac{1+sR_2C_2}{s(sR_2C_1C_2+C_1+C_2)} \quad (2.1)$$

Θέτοντας $T_2 = R_2C_2$ και $T_1 = \frac{R_2C_1C_2}{C_1+C_2}$, προκύπτει

$$Z(s) = \frac{1}{C_1+C_2} * \frac{1+sT_2}{s(1+sT_1)} \quad (2.2)$$

Συνεχίζοντας υπολογίζουμε τη συνάρτηση μεταφοράς ανοιχτού βρόχου του PLL

$$H_{ol}(s) = \frac{G(s)}{N} \quad (2.3)$$

Χρησιμοποιώντας τον τύπο (1.29), όπου $K_d = \frac{I_{out}}{\theta_e}$, έχουμε

$$H_{ol}(s) = \frac{K_d * Z(s) * K_{VCO}}{s * N} = \frac{K_d * K_{VCO}}{s * N} * \frac{1}{C_1+C_2} * \frac{1+sT_2}{s(1+sT_1)} = \frac{K_d * K_{VCO}}{N(C_1+C_2)} * \frac{1+sT_2}{s^2(1+sT_1)} \quad (2.4)$$

Θέτοντας $s=j\omega$ στον τύπο (2.4) τελικά έχω:

$$H_{ol}(j\omega) = -\frac{K_d * K_{VCO}}{N(C_1+C_2)} * \frac{1+j\omega T_2}{\omega^2(1+j\omega T_1)} = -\frac{K_d * K_{VCO}}{\omega^2 N C_1} * \frac{1+j\omega T_2}{1+j\omega T_1} * \frac{T_1}{T_2} \quad (2.5)$$

Από τη συνάρτηση ανοιχτού βρόχου $H_{ol}(s)$ μπορούμε να βρούμε το περιθώριο φάσης φ_P για τον βρόχο ανάδρασης του PLL. Η φάση της $H_{ol}(s)$ είναι

$$\varphi(\omega) = 180^\circ + \tan^{-1} \omega T_2 - \tan^{-1} \omega T_1 \quad (2.6)$$

Ένας από τους κύριους στόχους κατά τη σχεδίαση ενός PLL είναι η εξασφάλιση της ευστάθειας του PLL. Συγκεκριμένα θέλουμε το περιθώριο φάσης να είναι επαρκώς μεγάλο (μεγαλύτερο ή ίσο από 45°) αλλά όχι και πολύ μεγάλο (όχι πάνω από 65°) γιατί τότε ο χρόνος κλειδώματος είναι εξαιρετικά μεγάλος. Οπότε ψάχνουμε ένα τοπικό μέγιστο στη συνάρτηση $\varphi(\omega)$ το οποίο θέλουμε να βρίσκεται πάνω στην συχνότητα ω_c που είναι η συχνότητα μοναδιαίου κέρδους στην οποία $\left\| \frac{G(s=j\omega_c)}{N} \right\| = 1$ όπως έχω δείξει στην παράγραφο 1.6.1.3. Είναι

$$\varphi_P = 180^\circ - \varphi(\omega_c) \quad (2.7)$$

Παραγωγίζοντας τη σχέση (2.6) και εξισώνοντάς την με το μηδέν μπορούμε να βρούμε για ποιά συχνότητα ω_c έχουμε μεγιστοποίηση του περιθωρίου φάσης.

$$\frac{d\varphi(\omega)}{d\omega} = 0 \Leftrightarrow \frac{T_2}{1+(\omega T_2)^2} - \frac{T_1}{1+(\omega T_1)^2} = 0 \rightarrow \omega_c = \frac{1}{\sqrt{T_1 T_2}} \quad (2.8)$$

Έτσι πρώτα αρχίζουμε από το περιθώριο φάσης φ_P και από το εύρος ζώνης του βρόχου του PLL ω_c επιλέγοντας τιμές για αυτά, όπως για παράδειγμα $\varphi_P = 45^\circ$ και $\omega_c = \frac{1}{5} \omega_{ref}$. Γενικά πρέπει να ισχύει

$$\omega_c < \frac{1}{5} \omega_{ref} \quad (2.9)$$

ώστε να έχουμε ικανοποιητική απόσβεση των spurs αναφοράς από το φίλτρο.

Κατόπιν βρίσκουμε μια τιμή για την σταθερά T_1 μέσω της σχέσης

$$T_1 = \frac{\sec \varphi_P - \tan \varphi_P}{\omega_c} = \frac{\frac{1}{\cos \varphi_P} - \tan \varphi_P}{\omega_c} \quad (2.10)$$

Έπειτα μέσω της σχέσης (2.8) βρίσκουμε την σταθερά T_2

$$T_2 = \frac{1}{\omega_c^2 T_1} \quad (2.11)$$

Συνεχίζοντας βρίσκουμε την τιμή του πυκνωτή C_1 . Για να την βρούμε χρησιμοποιούμε τη σχέση $\|H_{ol}(s = j\omega_c)\| = 1$. Έτσι έχουμε:

$$\begin{aligned} \|H_{ol}(s = j\omega_c)\| = 1 &\Leftrightarrow \frac{K_d * K_{VCO}}{\omega_c^2 N C_1} * \frac{T_1}{T_2} * \left\| \frac{1 + j\omega_c T_2}{1 + j\omega_c T_1} \right\| = 1 \Leftrightarrow \\ &\Leftrightarrow C_1 = \frac{K_d * K_{VCO}}{\omega_c^2 N} * \frac{T_1}{T_2} * \sqrt{\frac{1 + (\omega_c T_2)^2}{1 + (\omega_c T_1)^2}} \end{aligned} \quad (2.12)$$

Έχοντας βρει την τιμή του ενός πυκνωτή, για να βρούμε την τιμή του πυκνωτή C_2 χρησιμοποιούμε τις σχέσεις $T_2 = R_2 C_2$ και $T_1 = \frac{R_2 C_1 C_2}{C_1 + C_2}$.

$$\frac{T_2}{T_1} = \frac{C_1 + C_2}{C_1} \rightarrow C_2 = C_1 \left(\frac{T_2}{T_1} - 1 \right) \quad (2.13)$$

Αν θέλουμε να έχουμε περιθώριο φάσης $\varphi_p \geq 65^\circ$ πρέπει $C_2 > 20C_1$ [6].

Τέλος από τη σχέση $T_2 = R_2 C_2$ βρίσκουμε την αντίσταση R_2 .

Η αντίσταση R_1 υπολογίζεται από το πλάτος του μέγιστου ρεύματος εισόδου I που θέλουμε να έχουμε στο φίλτρο (υποτίθεται ότι δεν έχουμε charge pump) και την τροφοδοσία του τρανζίστορ που ακολουθεί τον PFD. Το μέγιστο ρεύμα το έχουμε όταν η έξοδος του φίλτρου έχει τάση μηδέν, $u_f = 0$ volts, δηλαδή μόνο στην αρχή της λειτουργίας του PLL.


Έτσι υπολογίσαμε όλα τα στοιχεία του φίλτρου ξεκινώντας από την ευστάθεια που θέλουμε να έχει το PLL. Επίσης να τονίσω ότι η συνάρτηση μεταφοράς του φίλτρου $Z(s)$ είναι ίδια είτε συμπεριλάβουμε στους υπολογισμούς την αντίσταση R_1 είτε όχι. Αν τη συμπεριλάβουμε τότε ξεκινάμε από τη συνάρτηση μεταφοράς του φίλτρου $F(s) = U_f(s)/U_d(s)$ και κατόπιν υπολογίζουμε την $Z(s)$ και έτσι καταλήγουμε στα ίδια αποτελέσματα.

Η συνάρτηση μεταφοράς κλειστού βρόχου του PLL $H(s)$ υπολογίζεται με βάση τον τύπο (1.30)

$$H(s) = \frac{G(s)}{1 + \frac{G(s)}{N}} = \frac{G(s)}{1 + H_{ol}(s)} \quad (2.14)$$

2.4.2 PLL με τρίτης τάξης lead-lag παθητικό φίλτρο

Ο συνδυασμός του PFD χωρίς charge pump έξοδο με τρίτης τάξης παθητικό lead-lag φίλτρο φαίνεται παρακάτω:



Σχήμα 2.4.2 : PFD – τρίτης τάξης lead-lag παθητικό φίλτρο

Ξεκινάμε πάλι από τη συνάρτηση μεταφοράς του φίλτρου $Z(s) = \frac{U_f(s)}{I(s)}$. Σύμφωνα με τον τύπο (1.8),

$$Z(s) = \frac{U_f(s)}{I(s)} = \frac{1+sR_2C_2}{s(1+sR_3C_3)(C_1+C_2+sR_2C_1C_2)+sC_3(1+sR_2C_2)} \quad (2.15)$$

Αν ακολουθήσουμε την ανάλυση κατά την οποία κρατάμε μόνο το πρώτο γινόμενο του παρονομαστή της παραπάνω συνάρτησης $Z(s)$ και συνεχίζουμε την ανάλυση μέχρι την εύρεση των τιμών των στοιχείων του φίλτρου, τότε από τις τιμές των στοιχείων που προκύπτουν συμπεραίνουμε ότι το πρώτο γινόμενο είναι πάνω από 100 φορές μεγαλύτερο από το δεύτερο γινόμενο του παρονομαστή για όλες τις συχνότητες. Από ένα παράδειγμα για περιθώριο φάσης 45° προέκυψε ότι το πρώτο γινόμενο είναι περίπου 130 φορές μεγαλύτερο από το δεύτερο. Οπότε βολεύει να απλοποιηθεί η παραπάνω $Z(s)$ κρατώντας μόνο το πρώτο γινόμενο:

$$Z(s) = \frac{U_f(s)}{I(s)} = \frac{1+sR_2C_2}{s(1+sR_3C_3)(C_1+C_2+sR_2C_1C_2)} \quad (2.16)$$

ή αλλιώς

$$Z(s) = \frac{U_f(s)}{I(s)} = \frac{1}{C_1+C_2} * \frac{1+sT_2}{s(1+sT_3)(1+sT_1)} \quad (2.17)$$

όπου $T_1 = \frac{R_2C_1C_2}{C_1+C_2}$, $T_2 = R_2C_2$ και $T_3 = R_3C_3$.

Παρατηρούμε συγκρίνοντας τις σχέσεις (2.1) και (2.16) ότι έχουμε προσθέσει σε σχέση με την περίπτωση του παθητικού lead-lag δεύτερης τάξης μόνο έναν επιπλέον πόλο στη συχνότητα $\omega_{p3} = \frac{1}{T_3}$. Αυτός ο πόλος προσθέτει επιπλέον εξασθένιση η οποία χρειάζεται όταν θέλουμε να μειώσουμε το επίπεδο των *spurs* αναφοράς ξεκινώντας από το *spur* που βρίσκεται στη συχνότητα αναφοράς f_{ref} . Δηλαδή αν έχουμε δεύτερης τάξης παθητικό lead-lag φίλτρο και θέλουμε να μειώσουμε τα *spurs* αναφοράς τότε απλά βάζουμε μια αντίσταση και έναν πυκνωτή στην έξοδο του φίλτρου (ένα επιπλέον βαθυπερατό πρώτης τάξης).

Η συνάρτηση μεταφοράς ανοιχτού βρόχου του PLL σε αυτή την περίπτωση είναι:

$$H_{ol}(s) = \frac{G(s)}{N} = \frac{K_d * Z(s) * K_{VCO}}{s * N} = \frac{K_d * K_{VCO}}{N(C_1+C_2)} * \frac{1+sT_2}{s^2(1+sT_3)(1+sT_1)} \quad (2.18)$$

Αντικαθιστώντας $s=j\omega$, η φάση της $H_{ol}(j\omega)$ είναι

$$\varphi(\omega) = 180^\circ + \tan^{-1} \omega T_2 - \tan^{-1} \omega T_3 - \tan^{-1} \omega T_1 \quad (2.19)$$

Η συχνότητα ω_c προκύπτει από την εξίσωση

$$\frac{d\varphi(\omega)}{d\omega} = 0 \Leftrightarrow \frac{T_2}{1+(\omega T_2)^2} - \frac{T_3}{1+(\omega T_3)^2} - \frac{T_1}{1+(\omega T_1)^2} = 0 \quad (2.20)$$

Είναι $\frac{T_2}{1+(\omega T_2)^2} \approx \frac{T_1+T_3}{1+[\omega(T_1+T_3)]^2}$ με τα αθροίσματα των σταθερών να είναι πολύ μεγαλύτερα από τα γινόμενα, καθώς είμαστε σε συχνότητες ω της τάξης των 10MHz. Έτσι μια αρχική εκτίμηση της ω_c είναι η

$$\omega_c = \frac{1}{\sqrt{(T_1+T_3)T_2}} \quad (2.21)$$

Στη συνέχεια ασχολούμαστε με την επιπλέον εξασθένιση που εισάγει ο τρίτος πόλος του φίλτρου. Αν $Atten_{Total}$ είναι η συνολική εξασθένιση σε dB από το φίλτρο στη συχνότητα αναφοράς f_{ref} , $Atten_{two-pole}$ η εξασθένιση σε dB στη συχνότητα αναφοράς f_{ref} από το φίλτρο δευτέρας τάξης και $Atten_{third-pole}$ η επιπλέον εξασθένιση σε dB λόγω του τρίτου πόλου τότε έχουμε:

$$\begin{aligned} Atten_{Total}(\omega_{ref}) &= Atten_{two-pole}(\omega_{ref}) + Atten_{third-pole}(\omega_{ref}) \rightarrow \\ \rightarrow Atten_{Total}(\omega_{ref}) &= Atten_{two-pole}(\omega_{ref}) + 10 \log(1 + \omega^2 T_3^2)^2 \end{aligned} \quad (2.22)$$

Συνήθως επιλέγουμε την εξασθένιση $Atten_{third-pole}(\omega_{ref})$ που θέλουμε να εισάγει ο τρίτος πόλος και από τη σχέση

$$Atten_{third-pole}(f_{ref}) = 20 \log \left[1 + (2\pi f_{ref} T_3)^2 \right] \quad (2.23)$$

βρίσκουμε την σταθερά T_3

$$T_3 = \sqrt{\frac{10^{Atten_{third-pole}/20} - 1}{(2\pi f_{ref})^2}} \quad (2.24)$$

Ενδεικτική τιμή για τη σταθερά $Atten_{third-pole}$ είναι τα 20dB.

Ο τρίτος πόλος στη συχνότητα $\omega_{p3} = \frac{1}{T_3}$ πρέπει να τοποθετηθεί αρκετά πριν από την ω_{ref} έτσι ώστε να έχουμε την επιπλέον εξασθένιση που θέλουμε στο ω_{ref} της συχνότητας f_{ref} αλλά και σχετικά μακριά από την ω_c ώστε να μην χειροτερεύει το περιθώριο φάσης φ_p που προκύπτει όπως είδαμε από τη συνάρτηση ανοιχτού βρόχου $H_{ol}(s)$. Γενικά στο [6] προτείνεται να ισχύουν οι ακόλουθες σχέσεις:

$$\omega_{p3} > 5\omega_c \quad (2.25)$$

$$\omega_{p3} < \omega_{ref} \quad (2.26)$$

Έχοντας υπολογίσει την σταθερά T_3 , επιλέγουμε τιμή για το περιθώριο φάσης φ_p και για το εύρος ζώνης του βρόχου ω_c . Η τιμή για το ω_c αντιστοιχεί ουσιαστικά στο φίλτρο δεύτερης τάξης, γι' αυτό και πιο μετά θα υπολογιστεί η κανονική τιμή του. Υπενθυμίζω ότι πρέπει να είναι $\omega_c < \frac{1}{5} \omega_{ref}$. Με τον ίδιο τρόπο όπως στην περίπτωση του φίλτρου δεύτερης τάξης, έτσι και εδώ υπολογίζουμε την σταθερά T_1 από τον τύπο (2.10).

Η σταθερά T_2 υπολογίζεται από τον τύπο

$$T_2 = \frac{1}{\omega_c^2(T_1+T_3)} \quad (2.27)$$

Από τη σχέση $\|H_{ol}(s = j\omega_c)\| = 1$ βρίσκουμε την τιμή του πυκνωτή C_1 :

$$C_1 = \frac{K_d * K_{VCO}}{\omega_c^2 N} * \frac{T_1}{T_2} * \sqrt{\frac{1+(\omega_c T_2)^2}{[1+(\omega_c T_3)^2] * [1+(\omega_c T_3)^2]}} \quad (2.28)$$

Η τιμή του πυκνωτή C_2 υπολογίζεται όπως και στην περίπτωση του φίλτρου δεύτερης τάξης από τη σχέση (2.13).

Η αντίσταση R_2 ως γνωστόν βρίσκεται από τον τύπο $T_2 = R_2 C_2$. Τέλος ο πυκνωτής C_3 και η αντίσταση R_3 υπολογίζονται από τους εξής τύπους:

$$T_3 = R_3 C_3 \quad (2.29)$$

$$C_3 \leq \frac{C_1}{10} \quad (2.30)$$

$$R_3 > 2R_2 \quad (2.31)$$

Πρέπει να τονιστεί ότι στην τιμή του C_3 συμπεριλαμβάνεται και η χωρητικότητα του varactor του VCO (χωρητικότητα εισόδου του VCO).

Η κανονική ω_c (δε χρησιμοποιείται βέβαια στους προηγούμενους υπολογισμούς) που αντιστοιχεί στο παθητικό lead-lag φίλτρο τρίτης τάξης υπολογίζεται σύμφωνα με τον Liu [6] από τον τύπο

$$\omega_c = \frac{\tan \varphi_P * (T_1 + T_3)}{[(T_1 + T_3)^2 + T_1 T_3]} * \left[\sqrt{1 + \frac{(T_1 + T_3)^2 + T_1 T_3}{[\tan \varphi_P * (T_1 + T_3)]^2}} - 1 \right] \quad (2.32)$$

Η συνάρτηση μεταφοράς κλειστού βρόχου $H(s)$ του PLL υπολογίζεται ως γνωστόν από τον τύπο (2.14).

Στις παραπάνω αναλύσεις υποτίθεται ότι είναι γνωστά τα μεγέθη K_{VCO} , K_d , N και ω_{ref} . Έτσι μπορεί να μοντελοποιηθεί το PLL όπως ακριβώς το θέλουμε. Αν θέλουμε να συμπεριλάβουμε και τον χρόνο κλειδώματος κατά τη διαδικασία σχεδίασης, τότε μετά τον υπολογισμό των στοιχείων του φίλτρου υπολογίζουμε και το χρόνο κλειδώματος του PLL (δεδομένου του βήματος συχνότητας στην είσοδο του PLL). Αν δεν μας ικανοποιεί, αλλάζουμε τις τιμές των πυκνωτών και των αντιστάσεων χρησιμοποιώντας τις όποιες ανισοτικές σχέσεις ή αλλάζουμε το περιθώριο φάσης φ_P ή/και το εύρος ζώνης του βρόχου ω_c αλλάζοντας έτσι όλες τις τιμές των στοιχείων. Συνήθως ξεκινάμε από την αρχή αλλάζοντας το περιθώριο φάσης και το εύρος ζώνης του βρόχου ω_c . Γενικά, όσο μικρότερο το περιθώριο φάσης τόσο μικρότερος και ο


χρόνος κλειδώματος του PLL. Επίσης, όσο μικρότερο το εύρος ζώνης του βρόχου τόσο μεγαλύτερος ο χρόνος κλειδώματος.

Έχουμε επομένως κατά τη σχεδίαση του φίλτρου και γενικά του PLL ένα trade-off ανάμεσα στα επίπεδα θορύβου (θόρυβος φάσης εξόδου και spurs αναφοράς), στο χρόνο κλειδώματος και στην ευστάθεια του PLL. Ανάλογα με την εφαρμογή δίνεται βαρύτητα σε ένα από αυτά.

- ❖ Μεγάλο περιθώριο φάσης φ_P (μεγαλύτερο από 60°) → καλή ευστάθεια, μεγαλύτερος χρόνος κλειδώματος
- ❖ Μικρό εύρος ζώνης βρόχου ω_c → Μειωμένα επίπεδα θορύβου (φάσης και spurs) στην έξοδο, μεγαλύτερος χρόνος κλειδώματος

2.4.3 PLL με δεύτερης τάξης PI ενεργό φίλτρο

Ο συνδυασμός του PFD με δεύτερης τάξης ενεργό PI φίλτρο φαίνεται παρακάτω:



Σχήμα 2.4.3 : PFD – ενεργό PI δεύτερης τάξης φίλτρο

Επιλέγεται ο θετικός ακροδέκτης εισόδου του τελεστικού να είναι γειωμένος. Θυμίζω ότι ο συνδυασμός PFD – ενεργού PI φίλτρου είναι ίδιος με τον συνδυασμό PFD με charge pump έξοδο – παθητικό lead-lag φίλτρο. Επομένως τώρα το ρεύμα εισόδου στο φίλτρο είναι σταθερό.

Η συνάρτηση μεταφοράς του φίλτρου είναι

$$Z(s) = \frac{U_f(s)}{I(s)} = -\frac{1+sT_1}{sC_1(1+sT_2)} \quad (2.33)$$

όπου $T_1 = R_2(C_1 + C_2)$ και $T_2 = R_2C_2$.

Ακολουθώντας την ίδια μεθοδολογία όπως στην περίπτωση του δεύτερης τάξης παθητικού lead-lag φίλτρου, η συνάρτηση μεταφοράς ανοιχτού βρόχου $H_{ol}(s)$ είναι

$$H_{ol}(s) = \frac{G(s)}{N} = \frac{K_d * Z(s) * K_{VCO}}{s * N} = -\frac{K_d * K_{VCO}}{N C_1} * \frac{1 + s T_1}{s^2 (1 + s T_2)} \quad (2.34)$$

Για $s=j\omega$

$$H_{ol}(j\omega) = \frac{K_d * K_{VCO}}{N C_1} * \frac{1 + j\omega T_1}{\omega^2 (1 + j\omega T_2)} \quad (2.35)$$

Η φάση της $H_{ol}(j\omega)$ είναι

$$\varphi(\omega) = \tan^{-1} \omega T_1 - \tan^{-1} \omega T_2 \quad (2.36)$$

Παραγωγίζοντας κλασικά τη σχέση (2.36) και εξισώνοντας με το μηδέν έχουμε

$$\frac{d\varphi(\omega)}{d\omega} = 0 \Leftrightarrow \frac{T_1}{1 + (\omega T_1)^2} - \frac{T_2}{1 + (\omega T_2)^2} = 0 \rightarrow \omega_c = \frac{1}{\sqrt{T_1 T_2}} \quad (2.37)$$

Εντελώς όμοια με την περίπτωση του αντίστοιχου παθητικού φίλτρου επιλέγουμε κλασικά περιθώριο φάσης φ_P και εύρος ζώνης του βρόχου ω_c και προκύπτουν οι σταθερές

$$T_1 = \frac{\sec \varphi_P - \tan \varphi_P}{\omega_c} = \frac{1 - \tan \varphi_P}{\cos \varphi_P \omega_c} \quad (2.38)$$

$$T_2 = \frac{1}{\omega_c^2 T_1} \quad (2.39)$$

Από τη σχέση $\|H_{ol}(s = j\omega_c)\| = 1$ προκύπτει η τιμή του πυκνωτή C_1

$$C_1 = \frac{K_d * K_{VCO}}{\omega_c^2 N} * \sqrt{\frac{1 + (\omega_c T_1)^2}{1 + (\omega_c T_2)^2}} \quad (2.40)$$

Είναι $\frac{T_1}{T_2} = \frac{C_1}{C_2} + 1$, έτσι βρίσκουμε και τον πυκνωτή C_2

$$C_2 = C_1 \frac{T_2}{T_1 - T_2} \quad (2.41)$$

Η αντίσταση R_2 προκύπτει προφανώς από τη σχέση $T_2 = R_2 C_2$. Η αντίσταση R_1 υπολογίζεται από τον τύπο

$$R_1 = \frac{U_B}{I} \quad (2.42)$$


όπου U_B η τροφοδοσία του pnp τρανζίστορ του PFD και I το σταθερό ρεύμα που εισέρχεται ή εξέρχεται από το φίλτρο. Όταν όλο το PLL σχεδιάζεται κανονικά χωρίς ιδανικά στοιχεία πουθενά,

πρέπει να λάβουμε υπόψιν και την αντίσταση εξόδου του pnp (αντίστοιχα του npn) μαζί με την αντίσταση R_1 . Θέλουμε η αντίσταση εξόδου του τρανζίστορ να είναι όσο το δυνατόν μεγάλη. Αλλιώς ανάλογα με το πόσο μεγάλη είναι η αντίσταση εξόδου των τρανζίστορ, μικραίνουμε την αντίσταση R_1 ώστε τελικά να έχουμε το ρεύμα που θέλουμε.

Η συνάρτηση μεταφοράς κλειστού βρόχου του PLL $H(s)$ υπολογίζεται από τον τύπο (2.14).

2.4.4 PLL με τρίτης τάξης PI ενεργό φίλτρο

Ο συνδυασμός PFD με τρίτης τάξης ενεργό PI φίλτρο είναι ο παρακάτω:



Σχήμα 2.4.4 : PFD – τρίτης τάξης ενεργό PI φίλτρο

Το παραπάνω φίλτρο είναι ένα από τα διάφορα PI φίλτρα τρίτης τάξης που υπάρχουν. Ουσιαστικά αποτελείται από ένα PI φίλτρο πρώτης τάξης και το υπόλοιπο τμήμα έχει δύο πόλους.

Η συνάρτηση μεταφοράς του φίλτρου είναι

$$Z(s) = \frac{U_f(s)}{I(s)} = \frac{1+sR_2C_1}{sC_1(s^2R_4C_4R_5C_5+sR_4C_4+1)} \quad (2.43)$$

Σύμφωνα με τον R. Best στο [2] στην παραπάνω συνάρτηση έχουμε ένα ζευγάρι μιγαδικών πόλων. Κατά τον Best, η παραπάνω συνάρτηση στη γενική της μορφή είναι


$$Z(s) = \frac{1+sT_2}{sC_1} * \frac{1}{\frac{s^2}{\omega_s^2} + \frac{2s\xi_s}{\omega_s} + 1} \quad (2.44)$$

όπου $T_2 = R_2C_1$, ξ_s είναι ο συντελεστής απόσβεσης της απόκρισης του τμήματος δεύτερης τάξης και ω_s η φυσική συχνότητα ταλάντωσης της απόκρισης του τμήματος δεύτερης τάξης του παραπάνω φίλτρου.

Η συνάρτηση ανοιχτού βρόχου του PLL είναι

$$H_{ol}(s) = \frac{G(s)}{N} = \frac{K_d * Z(s) * K_{VCO}}{s * N} = \frac{K_d * K_{VCO}}{s * N} * \frac{1 + sT_2}{sC_1} * \frac{1}{\frac{s^2}{\omega_s^2} + \frac{2s\xi_s}{\omega_s} + 1} \quad (2.45)$$

Το ασυμπτωτικό διάγραμμα Bode της συνάρτησης $H_{ol}(j\omega)$ φαίνεται παρακάτω:



Σχήμα 2.4.5 : Ασυμπτωτικό Bode κέρδους της $H_{ol}(j\omega)$

Προφανώς είναι $\omega_2 = \frac{1}{T_2}$. Επίσης, επειδή υπέθεσα ότι έχουμε ζεύγος μιγαδικών πόλων στην $Z(s)$, από τη συχνότητα ω_s και μετά το κέρδος της $H_{ol}(j\omega)$ μεταβάλλεται κατά -60dB/dec , δηλαδή προστίθενται -40dB/dec .

Η παρακάτω ανάλυση έχει παρθεί από την ανάλυση του Best στο [2]. Δεν είναι τόσο λεπτομερής όσο στα προηγούμενα φίλτρα, στα οποία είχαμε τη δυνατότητα να ορίζουμε εμείς το περιθώριο φάσης και την ω_c , αλλά τα αποτελέσματα που ακολουθούν ουσιαστικά προκύπτουν από τη μεθοδολογία που έχει ήδη παρουσιαστεί.

Σύμφωνα με τον Best αρχίζουμε από τη συχνότητα ω_{3dB} του κλειστού βρόχου του PLL. Συνήθως επιλέγεται η τιμή

$$\omega_{3dB} = \frac{1}{20} * \omega'_{out} \quad (2.46)$$

όπου ω'_{out} είναι η συχνότητα στην έξοδο του διαιρέτη συχνότητας.

Η σχέση μεταξύ της ω_{3dB} και της ω_c είναι προσεγγιστική. Ο λόγος $\frac{\omega_{3dB}}{\omega_c}$ κυμαίνεται από 1.3 μέχρι 1.5. Όταν έχουμε παθητικό φίλτρο και επιλεγεί $\xi = 0.707$ τότε είναι $\frac{\omega_{3dB}}{\omega_c} = 1.33$.

Έχοντας υπολογίσει την ω_{3dB} , κατόπιν υπολογίζουμε την ω_c από τον προσεγγιστικό τύπο

$$\omega_c \cong \frac{\omega_{3dB}}{1.33} \quad (2.47)$$

Στην ανάλυση των προηγούμενων φίλτρων ανέφερα ότι επιλέγουμε εμείς την ω_c αυθαίρετα αλλά έχοντας υπόψιν τη σχέση $\omega_c < \frac{1}{5} \omega_{ref}$. Εδώ δίνεται ένας λίγο πιο συστηματοποιημένος τρόπος να επιλέξουμε την ω_c (αλλά δεν έχει κάποια ιδιαίτερη φιλοσοφία).

Στη συνέχεια υπολογίζουμε την ω_2 από τον τύπο

$$\omega_2 = \frac{\omega_c}{\sqrt{10}} \quad (2.48)$$

Το $\sqrt{10}$ είναι μια τιμή που προκύπτει θεωρώντας κάποιο επαρκές περιθώριο φάσης. Συνεχίζοντας, υπολογίζουμε την χωρητικότητα του πυκνωτή C_1 από τη σχέση

$$\begin{aligned} \|H_{ol}(s = j\omega_c)\|_{\text{πρώτο κομμάτι από τα δύο}} = 1 &\leftrightarrow \left\| \frac{K_d * K_{VCO}}{s * N} * \frac{1 + sT_2}{sC_1} \right\|_{s=j\omega_c} = 1 \rightarrow \\ &\rightarrow C_1 \cong \frac{K_d * K_{VCO}}{N \omega_2^2 \sqrt{10}} \end{aligned} \quad (2.49)$$

Η αντίσταση R_2 προκύπτει από $T_2 = R_2 C_1 = \frac{1}{\omega_2}$ και η αντίσταση R_1 κλασικά από το ρεύμα εισόδου στο φίλτρο όπως έχει εξηγηθεί στην παράγραφο 2.4.3.

Προχωρώντας στον υπολογισμό των στοιχείων του δεύτερου κομματιού του φίλτρου, αυτό που δίνει το ζεύγος των μιγαδικών πόλων, επιλέγουμε τιμές για τον συντελεστή απόσβεσης ξ_s και την φυσική συχνότητα ω_s (μη τα συγχέουμε με τα αντίστοιχα του συνολικού συστήματος). Επιλέγεται ως βέλτιστη τιμή η $\xi_s = 0.707$ και εντελώς αντίστοιχα με την ω_{p3} στην περίπτωση του παθητικού τρίτης τάξης φίλτρου, έτσι και εδώ επιλέγεται να είναι $\omega_s = 5\omega_c$.

Από τις σχέσεις (2.43) και (2.44) προκύπτει ότι

$$\omega_s = \sqrt{\frac{1}{R_4 C_4 R_5 C_5}} \quad (2.50)$$

$$\xi_s = \frac{1}{2} \sqrt{\frac{R_4 C_4}{R_5 C_5}} \quad (2.51)$$

Η τιμή του πυκνωτή C_4 επιλέγεται αυθαίρετα αλλά έτσι ώστε οι τιμές των αντιστάσεων να κυμαίνονται μεταξύ 1 και 100kΩ. Οι τιμές των υπόλοιπων στοιχείων υπολογίζονται με τη σειρά από τους ακόλουθους τύπους:

$$C_5 = \frac{C_4}{2\xi_s^2} \quad (2.52)$$

$$R_4 = \sqrt{\frac{2}{\omega_s^2 C_4 C_5}} \quad (2.53)$$

$$R_5 = \frac{R_4}{2} \quad (2.54)$$

Η συνάρτηση μεταφοράς κλειστού βρόχου $H(s)$ του PLL υπολογίζεται κλασικά από τον τύπο (2.14).

Γενικά παρατηρώντας τις συναρτήσεις μεταφοράς $Z(s)$ των τεσσάρων παραπάνω φίλτρων βλέπουμε ότι έχουν όλες ένα μόνο μηδενικό στη γωνιακή συχνότητα $\omega_z = \frac{1}{T_2}$. Κατά τη σχεδίαση οι τιμές των στοιχείων επιλέγονται έτσι ώστε το μηδενικό αυτό να βρίσκεται πριν τη γωνιακή συχνότητα ω_c . Αυτό το θέλουμε αφενός ώστε στο Bode κέρδους της $H_{ol}(s)$ το κέρδος να πέφτει με κλίση $-20dB/dec$ πριν και μετά την ω_c και αφετέρου για να έχουμε το περιθώριο φάσης που θέλουμε και όχι χειρότερο.

Εν κατακλείδι, σχεδιάζοντας το φίλτρο και τον VCO έχουμε σχεδιάσει το μεγαλύτερο και το σημαντικότερο μέρος του PLL. Με τον όρο σχεδίαση αναφέρομαι στο θεωρητικό και υπολογιστικό θεμελίωμα του συστήματος και όχι στη σχεδίασή του με σχεδιαστικά εργαλεία όπως το Cadence ή το Simulink στο οποίο μοντελοποιούμε περισσότερο και δεν σχεδιάζουμε.

2.5 VCO

Όσον αφορά στον VCO, η ανάλυση της τοπολογίας που επιλέχθηκε και η σχεδίασή του θα παρουσιαστούν στα κεφάλαια 3 και 4. Στην σχεδίαση του PLL και συγκεκριμένα στην επιλογή των τιμών των στοιχείων του φίλτρου η μοναδική παράμετρος που χρειάζεται να είναι γνωστή από τη σχεδίαση του VCO είναι το κέρδος του K_{VCO} και συγκεκριμένα η τιμή του που αντιστοιχεί στην κεντρική συχνότητα του PLL. Στην περίπτωσή μου που το εύρος συχνοτήτων λειτουργίας του PLL είναι 77GHz – 77.616GHz, αυτή η συχνότητα είναι τα 77.308GHz.

2.6 Διαιρέτης συχνότητας

Κατά την μοντελοποίηση του PLL ο διαιρέτης συχνότητας θα είναι απλά ένας μετρητής ακμών που θα βγάζει ακμή στην έξοδο όταν μετρήσει N ακμές στην είσοδο του. Η υλοποίησή του θα παρουσιαστεί στο κεφάλαιο 5.

3

Ταλαντωτής ελεγχόμενος από τάση (VCO)

3.1 Γενικά για ταλαντωτές


Γενικά για να ταλαντώνεται ένα σύστημα με ανάδραση σε μια συχνότητα ω_o πρέπει να πληρούνται τα δύο απλά κριτήρια του *Barkhausen*. Σύμφωνα με αυτά, αν $G(j\omega_o)$ είναι το κέρδος βρόχου (κέρδος του ανοιχτού βρόχου επί το κέρδος της ανάδρασης) ενός συστήματος με ανάδραση στη γωνιακή συχνότητα ω_o τότε το σύστημα ταλαντώνεται όταν σε αυτή την συχνότητα ισχύουν

$$\|G(j\omega_o)\| \geq 1 \quad (3.1)$$

και

$$\angle G(j\omega_o) = 0^\circ \text{ ή } 360^\circ \text{ ή } 180^\circ \quad (3.2)$$

ανάλογα αν το σύστημα έχει θετική ή αρνητική ανάδραση αντίστοιχα.



Σχήμα 3.1.1 : Συστήματα με θετική και αρνητική ανάδραση κατά την ταλάντωσή τους σε μια συχνότητα

Παραπάνω βλέπουμε ότι στα πρώτα δύο σχήματα το σύστημα έχει θετική ανάδραση, η οποία ανάδραση δεν έχει κέρδος [7]. Άρα η συνάρτηση μεταφοράς κλειστού βρόχου είναι

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{G(s)}{1-G(s)} \quad (3.3)$$

Αντίθετα στο τελευταίο σχήμα η ανάδραση είναι αρνητική και η συνάρτηση μεταφοράς κλειστού βρόχου είναι

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{G(s)}{1+G(s)} \quad (3.4)$$

Στη συχνότητα ταλάντωσης ω_o η εκάστοτε συνάρτηση μεταφοράς κλειστού βρόχου απειρίζεται. Υπό αυτές τις συνθήκες το σύστημα ενισχύει τον ίδιο τον θόρυβο που παράγει από μόνο του. Για αυτό το λόγο δεν χρειάζονται εξωτερική διέγερση οι ταλαντωτές, αφού ενισχύουν τον εσωτερικό θόρυβο με επαναληπτικό τρόπο μέχρι να φτάσει το σήμα εξόδου στα όρια που ορίζει η τροφοδοσία του κυκλώματος. Στην πράξη η ταλάντωση ξεκινάει αν το κέρδος βρόχου $G(s)$ είναι μεγαλύτερο από το 1 και συγκεκριμένα όταν είναι τουλάχιστον 2 ή 3.

3.2 LC ταλαντωτές

Στην διπλωματική αυτή θα ασχοληθώ μόνο με LC ταλαντωτές. Αυτοί οι ταλαντωτές αποτελούνται από τρία μέρη:

- Το κύκλωμα LC που συντονίζεται
- Το ενεργό κύκλωμα
- Το μονοπάτι της θετικής ανάδρασης

3.2.1 Κύκλωμα LC

Το κύκλωμα που αποτελείται από ένα ιδανικό πηνίο L παράλληλα με έναν ιδανικό πυκνωτή C συντονίζεται στην γωνιακή συχνότητα $\omega_{osc} = \frac{1}{\sqrt{LC}}$. Σε αυτή την συχνότητα η σύνθετη αντίσταση του πηνίου $Z_L = j\omega_{osc}L$ είναι ίση και αντίθετη από την σύνθετη αντίσταση του πυκνωτή $Z_C = \frac{1}{j\omega_{osc}C}$ με αποτέλεσμα η συνολική σύνθετη αντίσταση του κυκλώματος συντονισμού να είναι άπειρη. Τότε λέμε ότι το κύκλωμα συντονισμού έχει άπειρο Q [7].

Στην πράξη όμως το Q στη συχνότητα συντονισμού δεν είναι ποτέ άπειρο γιατί τόσο το πηνίο όσο και ο πυκνωτής έχουν ωμικές απώλειες. Θεωρώντας την αντίσταση σειράς $R_{S,L}$ του μετάλλου που χρησιμοποιείται στο πηνίο, το Q του πηνίου ορίζεται ως

$$Q = \frac{\omega * L}{R_{S,L}} \quad (3.5)$$


Αντίστοιχα το Q ενός varactor που είναι ένας μεταβλητός πυκνωτής που η χωρητικότητά του C μεταβάλλεται συναρτήσει της ανάστροφης πόλωσης στα άκρα του, ορίζεται ως

$$Q = \frac{1}{\omega * R_{S,C} * C} \quad (3.6)$$

όπου $R_{S,C}$ είναι η αντίσταση σειράς του varactor.

Αν από τις απώλειες του κυκλώματος LC κρατήσουμε μόνο τις απώλειες σειράς του πηνίου έχοντας σταθερό πυκνωτή (όχι varactor), η συνολική σύνθετη αντίσταση του κυκλώματος συντονισμού είναι [7]

$$Z_{eq}(j\omega) = \frac{R_S + j\omega L}{R_S + C*j\omega - \omega^2 LC} \quad (3.7)$$




Σχήμα 3.2.1 : πραγματικό LC κύκλωμα

Είναι

$$\|Z_{eq}(j\omega)\|^2 = \frac{R_S^2 + (\omega L)^2}{(1 - \omega^2 LC)^2 + (\omega R_S C)^2} \quad (3.8)$$

Οπότε, βλέπουμε ότι η σύνθετη αντίσταση του κυκλώματος LC δεν απειρίζεται ποτέ, αλλά παίρνει την μέγιστη τιμή της στη συχνότητα συντονισμού $\omega_{osc} = \frac{1}{\sqrt{LC}}$. Έτσι για αυτό τα πραγματικά κυκλώματα LC έχουν πεπερασμένο Q.

Συνήθως δεν χρησιμοποιείται στην ανάλυση η τοπολογία LC κυκλώματος του σχήματος (3.2.1) αλλά η παρακάτω ισοδύναμη τοπολογία:



Σχήμα 3.2.2 : τοπολογία LC κυκλώματος ισοδύναμου με σχήμα 3.2.1

Οι παραπάνω δύο τοπολογίες LC κυκλώματος είναι ισοδύναμες για μια μικρή περιοχή συχνοτήτων γύρω από τη συχνότητα συντονισμού [7]. Απλά εξισώνοντας τις δύο συνολικές σύνθετες αντιστάσεις για ω γύρω από την ω_{osc} , προκύπτουν τα εξής:

$$L_P = L * \left[1 + \left(\frac{R_S}{\omega L} \right)^2 \right] \approx L \quad (3.9)$$

γιατί $Q = \frac{\omega * L}{R_S} \approx 3$ έως 5 περίπου για ολοκληρωμένα πηνία.


Επίσης

$$R_P \approx \frac{(\omega L)^2}{R_S} = Q^2 R_S \quad (3.10)$$

$$C_P = C \quad (3.11)$$

Στη συχνότητα $\omega_{osc} = \frac{1}{\sqrt{L_P C_P}} \cong \frac{1}{\sqrt{LC}}$ είναι $Z_{L_P} = j\omega_{osc} L_P = -Z_{C_P} = \frac{1}{j\omega_{osc} C_P}$ και τελικά το κύκλωμα LC μετασχηματίζεται μόνο στην αντίσταση R_P .

Αν θεωρήσουμε ότι και ο πυκνωτής C έχει απώλειες (όταν ως πυκνωτή έχουμε varactor) τότε το παράλληλο LC κύκλωμα είναι




Σχήμα 3.2.3 : LC κύκλωμα και με τις δύο μη ιδανικότητες

Σε αυτή την περίπτωση το ισοδύναμο LC κύκλωμα είναι ίδιο με αυτό του σχήματος 3.2.2 με τη διαφορά ότι τώρα είναι

$$\frac{1}{R_P} = \frac{R_C * (\omega * C)^2}{1 + (R_C * \omega * C)^2} + \frac{R_L}{R_L^2 + (\omega * L)^2} \quad (3.12)$$


Είναι βολικό να κοιτάξουμε τη λειτουργία του LC ταλαντωτή χρησιμοποιώντας την έννοια της “αρνητικής” αντίστασης. Πρώτα βλέπουμε το LC κύκλωμα του σχήματος 3.2.2 το οποίο για να αρχίσει να ταλαντώνεται πρέπει να δεχθεί μια κρουστική διέγερση ρεύματος:



Σχήμα 3.2.4 : διέγερση-αποσβεννύμενη ταλάντωση LC κυκλώματος

Όπως βλέπουμε η έξοδος του LC κυκλώματος αρχίζει να ταλαντώνεται αλλά λόγω των ωμικών απωλειών σε μορφή θερμότητας κατά την ανταλλαγή ενέργειας από το πηνίο στον πυκνωτή και αντίστροφα η ταλάντωση αποσβέννυται σε κάθε κύκλο.


Αν υποθέσουμε ότι συνδέουμε μια αρνητική αντίσταση που ισούται με $-R_P$ παράλληλα με την αντίσταση απωλειών του LC κυκλώματος, η τελική σύνθετη αντίσταση στη συχνότητα συντονισμού θα είναι άπειρη, οπότε το LC κύκλωμα θα ταλαντώνεται αενάως.



Σχήμα 3.2.5 : διέγερση-αέναη ταλάντωση LC κυκλώματος


3.2.2 Ενεργό κύκλωμα και θετική ανάδραση

Η αρνητική αντίσταση $-R_p$ παράγεται από κάποιο ενεργό κύκλωμα.



Σχήμα 3.2.6 : LC ταλαντωτής


Ένα απλό ενεργό κύκλωμα που έχει “αρνητική” αντίσταση εισόδου είναι το παρακάτω [7]:



Σχήμα 3.2.7 : Ακόλουθος πηγής (M_1) με θετική ανάδραση (M_2)

Το nMOS M_1 είναι σε συνδεσμολογία ακόλουθου πηγής (κοινής υποδοχής) και δεν αντιστρέφει το σήμα εισόδου. Το nMOS M_2 είναι σε συνδεσμολογία κοινής πύλης και αποτελεί την θετική ανάδραση αφού δεν αντιστρέφει και αυτό το σήμα εξόδου του M_1 . Η πηγή ρεύματος I_b απλά πολώνει το M_2 . Κανονικά στη θέση της I_b μπαίνει το LC κύκλωμα. Η αντίσταση εισόδου του παραπάνω ενεργού κυκλώματος βρίσκεται ως εξής:

Το απλοποιημένο ισοδύναμο ασθενούς σήματος είναι



Σχήμα 3.2.8 : απλοποιημένο ΙΚΑΣ του σχήματος 3.2.7


$$I_x = g_{m2}V_2 = -g_{m1}V_1$$

$$\text{Από ΝΤΚ } V_x = V_1 - V_2 = -\frac{I_x}{g_{m1}} - \frac{I_x}{g_{m2}} \rightarrow R_{in} = \frac{V_x}{I_x} = -\left(\frac{1}{g_{m1}} + \frac{1}{g_{m2}}\right)$$

Αν είναι $g_{m1} = g_{m2} = g_m$ τότε

$$R_{in} = -\frac{2}{g_m} = -R_P \quad (3.13)$$

Όπως είπα η πηγή ρεύματος I_b μπήκε καθαρά για λόγους πόλωσης και ανάλυσης για να υπολογίσουμε την αντίσταση εισόδου του ενεργού κυκλώματος. Κανονικά στη θέση της υπάρχει το LC κύκλωμα.



Σχήμα 3.2.9 : LC ταλαντωτής

Στον παραπάνω LC ταλαντωτή το πηνίο παρέχει το ρεύμα πόλωσης για το M_2 . Για να αρχίσει να ταλαντώνεται στη συχνότητα ω_{osc} το κύκλωμα, δεν είναι αρκετό απλά να υπάρχει μια αντίσταση $-R_P$ παράλληλα στην R_P , αλλά πρέπει


$$R_P - \frac{2}{g_m} > 0 \quad (3.14)$$

ή αλλιώς

$$|G_{active}| > G_P = \frac{1}{R_P} \quad (3.15)$$

τουλάχιστον κατά δύο ή τρεις φορές ώστε να ξεπεραστούν τα αρχικά μεταβατικά φαινόμενα και να φτάσει ο ταλαντωτής στην σταθερή κατάσταση κατά την οποία έχει “εγκατασταθεί” η αέναη ταλάντωση.


Αν το ρεύμα υποδοχής του M_1 στον παραπάνω LC ταλαντωτή ρέει σε ένα ίδιο LC κύκλωμα με αυτό στο οποίο ρέει το ρεύμα υποδοχής του M_2 και η τάση του κόμβου στην υποδοχή του M_1 εφαρμοστεί στην πύλη του M_2 , τότε έχουμε το συζευγμένο χιαστί (cross-coupled) ζεύγος των τρανζίστορ M_1 και M_2 που μαζί με τα δύο LC κυκλώματα συγκροτούν τον cross-coupled ταλαντωτή.



Σχήμα 3.2.10 : Cross-coupled ταλαντωτής

Στο σχήμα 3.2.10 το ενεργό μέρος του ταλαντωτή είναι διαφορετικό με την πηγή ρεύματος να δίνει το ρεύμα πόλωσης I_{SS} ($\frac{I_{SS}}{2}$ σε κάθε nMOS τρανζίστορ). Επομένως οι δύο έξοδοι X και Y του ταλαντωτή είναι διαφορετικές.

Αγνοώντας το dc μονοπάτι της τροφοδοσίας, το παραπάνω κύκλωμα γίνεται:



Σχήμα 3.2.11 : Ισοδύναμο κύκλωμα του σχήματος 3.2.10


Η αντίσταση εισόδου του cross-coupled ζευγαριού M_1 - M_2 δίνεται και αυτή όπως φαίνεται παραπάνω από τον τύπο (3.13).

Για να αρχίσει η ταλάντωση πρέπει να ισχύει

$$|G_{active}| = \frac{g_m}{2} > G_P = \frac{1}{2R_P} \leftrightarrow g_m > \frac{1}{R_P} \quad (3.16)$$

Υποτίθεται ότι τα τρανζίστορ M_1 και M_2 είναι ταιριασμένα (διαστάσεις, πολώσεις) αφού αποτελούν διαφορικό ζευγάρι.

Όμως πρέπει να συμπεριλάβουμε στους υπολογισμούς και την αντίσταση εξόδου r_o των nMOS. Στη συχνότητα συντονισμού του LC κυκλώματος αν δούμε μόνο το τρανζίστορ, για παράδειγμα, M_2 μαζί με το φορτίο του που είναι ουσιαστικά η αντίσταση απωλειών R_P χρησιμοποιώντας το απλοποιημένο μοντέλο υψηλών συχνοτήτων του nMOS, έχουμε το παρακάτω σχήμα:



Σχήμα 3.2.12 : Ισοδύναμο κύκλωμα τρανζίστορ M_2 – LC κυκλώματος του σχήματος 3.2.10

Η πηγή S των nMOS είναι σε σταθερό δυναμικό λόγω της πηγής ρεύματος. Έτσι στο παραπάνω ac ισοδύναμο η πηγή S είναι γειωμένη όπως και ο ένας ακροδέκτης της R_P που αντιστοιχεί στην τροφοδοσία. Επομένως βλέπουμε ότι το κέρδος τάσης του τρανζίστορ δεν είναι $g_m R_P$ αλλά $g_m (R_P // r_o)$.

Αρχικά υποθέτουμε ότι δεν λειτουργεί ο ταλαντωτής, επομένως δεν υπάρχει ταλάντωση. Τότε είναι $V_X = V_Y \cong V_{DD}$ γιατί τα πηνία των δύο ταιριασμένων LC κυκλωμάτων έχουν μηδενική αντίσταση σε dc και πολύ χαμηλές συχνότητες. Το ρεύμα που ρέει σε κάθε τρανζίστορ και πηνίο είναι $\frac{I_{SS}}{2}$, ίσα μοιρασμένο με την προϋπόθεση ότι τα τρανζίστορ είναι πανομοιότυπα.

Σύμφωνα με τα Barkhausen κριτήρια ταλάντωσης, το κέρδος βρόχου $\|G(j\omega_o)\| \geq 1$ για το κύκλωμα που εξετάζω για ταλάντωση πρέπει να είναι

$$g_{m1} * (R_{P1} // r_{o1}) * g_{m2} * (R_{P2} // r_{o2}) \geq 1 \quad (3.17)$$

και επειδή τα τρανζίστορ και τα LC κυκλώματα είναι ταιριασμένα και έχουν ίδια πόλωση,

$$g_m^2 (R_P // r_o)^2 \geq 1 \quad (3.18)$$

Η συνολική μεταβολή φάσης στο loop των δύο τρανζίστορ είναι 360° αφού κάθε τρανζίστορ αντιστρέφει το σήμα εισόδου του όντας σε συνδεσμολογία κοινής πηγής.


Για να αρχίσει η ταλάντωση στην πράξη δεν είναι επαρκή τα κριτήρια Barkhausen αλλά μόνο αναγκαία. Όπως έχω πει, το κέρδος βρόχου πρέπει να είναι μεγαλύτερο από το 1 δύο φορές τουλάχιστον ώστε στη συχνότητα συντονισμού των LC κυκλωμάτων να αρχίσει να ενισχύεται επαναληπτικά από τον βρόχο των τρανζίστορ ο θόρυβος σε αυτή την συχνότητα. Δηλαδή πρέπει στην πράξη το κέρδος βρόχου

$$g_m^2(R_p//r_o)^2 > 1 \text{ δύο ή τρεις φορές} \quad (3.19)$$

Το ρεύμα σε κάθε τρανζίστορ μεταβάλλεται όπως ακριβώς και στο διαφορικό ζευγάρι, αφού εξαρτάται από την διαφορά τάσης $V_X - V_Y$ [7]. Όταν αυξάνεται η τάση του κόμβου X αυξάνεται το ρεύμα υποδοχής του κόμβου Y και αντίστροφα.

Σχετικά με το πλάτος της ταλάντωσης, αυτό σταθεροποιείται αφού περάσει η περίοδος εγκατάστασης της ταλάντωσης. Αρχικά το κέρδος βρόχου είναι 2 ή 3, αλλά όσο μεγαλώνει το πλάτος της ταλάντωσης στους δύο κόμβους X και Y το κέρδος βρόχου πέφτει και τελικά όταν σταθεροποιείται το πλάτος, το κέρδος βρόχου μένει πολύ κοντά στο 1 που σημαίνει ότι επιτυγχάνεται διατήρηση της υπάρχουσας ταλάντωσης. Ο λόγος για τον οποίο πέφτει το κέρδος βρόχου κατά την εγκατάσταση της ταλάντωσης είναι ο μηχανισμός που έχουν οι ταλαντωτές με τρανζίστορ για να περιορίζουν το πλάτος της ταλάντωσης. Αυτός ο μηχανισμός είναι η μη γραμμική χαρακτηριστική $i_D - v_{GS}$ των FETs. Όσο μεγαλώνει το πλάτος ταλάντωσης και πλησιάζουμε σε συνθήκες μεγάλου σήματος, το ενεργό κέρδος $g_m(R_p//r_o)$ του τρανζίστορ μειώνεται, γίνεται μικρότερο και από την τιμή που έχει για ασθενή σήματα και τελικά λαμβάνει μια τιμή που είναι πολύ κοντά στην τιμή που ικανοποιεί το κριτήριο Barkhausen. Σε αυτή την τιμή σταθεροποιείται και το πλάτος της ταλάντωσης.

Αυτή η μη γραμμικότητα παραμορφώνει λίγο το ρεύμα υποδοχής (περισσότερο σε συνθήκες μεγάλου σήματος) του κάθε τρανζίστορ. Όμως εξαιτίας του φιλτραρίσματος που εισάγει το δικτύωμα LC, οι τάσεις των κόμβων X και Y θα είναι σχεδόν μη παραμορφωμένες, όπως φαίνεται παρακάτω:



Σχήμα 3.2.13 : Αρχή και εξέλιξη της ταλάντωσης στους διαφορικούς κόμβους X και Y

Στο παραπάνω σχήμα φαίνονται και οι dc τιμές των διαφορικών εξόδων X και Y.

Επίσης καλό είναι να τονιστεί ότι δεν είναι ο θόρυβος πάντα αυτός που αρχίζει να ενισχύεται στη συχνότητα συντονισμού του LC κυκλώματος. Συνήθως στην πράξη αυτό που προκαλεί την έναρξη της ταλάντωσης είναι μια διαταραχή στην τροφοδοσία όπως η εφαρμογή μιας βηματικής τάσης στην τροφοδοσία.

Η εφαρμογή της τροφοδοσίας στο κύκλωμα συντονισμού το διεγείρει στη φυσική του συχνότητα. Η φυσική συχνότητα του LC κυκλώματος είναι περίπου ίδια με την συχνότητα ταλάντωσης (περίπου γιατί έχουμε και παρασιτικές αντιστάσεις και χωρητικότητες οι οποίες γίνονται ολο και πιο εμφανείς στις υψηλές συχνότητες). Επομένως, έτσι προκύπτει το αρχικό σήμα που πυροδοτεί την ταλάντωση. Γενικά όσο μεγαλύτερος είναι ο χρόνος ανόδου της βηματικής εφαρμογής τάσης στην τροφοδοσία σε σύγκριση με την περίοδο ταλάντωσης, τόσο μικρότερο είναι το πλάτος του αρχικού σήματος που πυροδοτεί την ταλάντωση. Βέβαια, συνήθως ακόμα και για πολύ μεγάλους χρόνους ανόδου, το πλάτος της πρώτης κορυφής του αρχικού σήματος είναι μεγαλύτερο από το επίπεδο του θορύβου, για αυτό και αυτός ο τρόπος έναρξης της ταλάντωσης είναι πιο συνήθης [8]. Βέβαια ακόμα και ο θόρυβος μπορεί άνετα να πυροδοτήσει την ταλάντωση αφού γενικά το κέρδος βρόχου είναι αρκετά μεγάλο (2 ή 3) πριν αρχίσει η ταλάντωση.

3.3 VCO

Ιδανικά, η συχνότητα $\omega_{osc} = \frac{1}{\sqrt{LC}}$ στον LC ταλαντωτή μπορεί να μεταβληθεί αλλάζοντας είτε την επαγωγή του πηνίου είτε την χωρητικότητα του πυκνωτή. Επειδή είναι δύσκολο να αλλάζουμε την επαγωγή των πηνίων, μεταβάλλουμε την χωρητικότητα του πυκνωτή. Οι varactors είναι ουσιαστικά μεταβαλλόμενοι πυκνωτές που η χωρητικότητά τους μεταβάλλεται ανάλογα με την τάση στα άκρα τους.

3.3.1 Varactor

Οι varactors χαρακτηρίζονται από τρεις παραμέτρους [4]:

- Τη χωρητικότητα C
- Τον παράγοντα ποιότητας Q που θεωρητικά και απλουστευτικά δίνεται από τον τύπο (3.6)
- Το εύρος ρύθμισης συχνότητας γ που δίνεται από τον τύπο

$$\gamma = \pm \frac{C_{max} - C_{min}}{C_{max} + C_{min}} \quad (3.20)$$

όπου C_{max} η μέγιστη χωρητικότητα του varactor και C_{min} αντίστοιχα η ελάχιστη.

Γενικά υπάρχουν τρία είδη varactor: οι ανάστροφα πολωμένες δίοδοι pn, οι MOS varactors και οι varactors με τρία άκρα. Εδώ θα ασχοληθώ μόνο με τις ανάστροφα πολωμένες διόδους pn.


Ο varactor-δίοδος pn χρησιμοποιείται γενικά στις υψηλές συχνότητες. Το κύριο γνώρισμά του είναι ότι η μεταβολή της χωρητικότητάς του λόγω της μεταβολής της τάσης στα άκρα του δεν είναι γραμμική παρά μόνο σε πολύ στενές περιοχές χωρητικότητας. Σε κάθε σχεδίαση πρέπει η περιοχή συχνοτήτων στην οποία λειτουργεί ο VCO να αντιστοιχεί, όσο γίνεται, σε γραμμική

περιοχή του varactor. Εξάλλου, η συχνότητα ταλάντωσης δεν καθορίζεται ιδανικά από τον τύπο $\omega_{osc} = \frac{1}{\sqrt{LC}}$ γιατί υπάρχουν παρασιτικές χωρητικότητες από το ενεργό κύκλωμα και τα μέταλλα διασύνδεσης. Έτσι εννοείται ότι σε καμιά περίπτωση δε θα είναι ιδανικές οι μεταβολές στη συχνότητα του σήματος εξόδου του VCO. Απλά με τη γραμμικότητα του varactor και την μέγιστη χωρητικότητά του προσπαθούμε να πλησιάσουμε τη γραμμική συνολική συμπεριφορά του VCO στην επιθυμητή περιοχή συχνοτήτων που εκφράζεται στη σχέση

$$\omega_{out} = \omega_o + K_{VCO} * u_f \quad (3.21)$$

όπου u_f η έξοδος του φίλτρου και είσοδος του VCO, ω_o η κεντρική συχνότητα του σήματος εξόδου του VCO που αντιστοιχεί σε $u_f = 0$ ή $u_f = V_{DD}/2$ και K_{VCO} το κέρδος του VCO σε rad/s/V.

Η C_{max} του varactor παίζει ρόλο στην συνολική γραμμικότητα του VCO γιατί πρέπει να είναι συγκρίσιμη με τις παρασιτικές χωρητικότητες του συνολικού κυκλώματος ώστε να γίνονται οι μεταβολές που θέλουμε στη συχνότητα εξόδου και όχι μικρότερες ή μεγαλύτερες.



Σχήμα 3.3.1 : Απλοποιημένο μοντέλο varactor-διόδου pn

Για το παραπάνω μοντέλο έχουμε [4]:

- L_1 είναι η παρασιτική επαγωγή των P+ επαφών του varactor.
- C_1 είναι η χωρητικότητα της ζώνης απογύμνωσης ανάμεσα στη διάχυση P+ και το πηγάδι N. Ουσιαστικά αποτελεί την μεταβλητή χωρητικότητα που θέλουμε από τον varactor.
- Η R_1 αντιπροσωπεύει την αντίσταση σειράς της P+ διάχυσης.
- L_2 είναι η παρασιτική επαγωγή των N επαφών.
- C_2 είναι η χωρητικότητα της ζώνης απογύμνωσης ανάμεσα στο θαμμένο στρώμα N+ κάτω από το πηγάδι N και το υπόστρωμα P- .
- Η R_2 αντιπροσωπεύει την αντίσταση σειράς του N πηγαδιού.

Η παράμετρος C_1 που μας ενδιαφέρει δίνεται από τον τύπο

$$C_1 = \frac{c_a * A}{\left(1 + \frac{V}{V_0}\right)^n} \quad (3.22)$$


όπου

- A η περιφερειακή επιφάνεια της περιοχής της P+ διάχυσης και του N πηγαδιού
- c_a η χωρητικότητα ανά μονάδα περιφερειακής επιφάνειας
- V_0 το ενσωματωμένο δυναμικό της ένωσης pn

- V η ανάστροφη πόλωση του varactor
- n , μια σταθερά που εξαρτάται από το επίπεδο προσμίξεων και κυμαίνεται ανάμεσα στο 0.3 και στο 0.4 αλλά μπορεί να είναι και 0.5 στις abrupt pn ενώσεις.

Από τον παραπάνω τύπο συμπεραίνουμε ότι στους LC ταλαντωτές στις χαμηλές τάσεις τροφοδοσίας η ανάστροφη πόλωση V του varactor παίρνει ανάλογα χαμηλές τιμές με αποτέλεσμα να έχουμε χαμηλό εύρος ρύθμισης συχνότητας γ και γενικά μικρή περιοχή συχνοτήτων στις οποίες μπορεί να ταλαντωθεί ο VCO.

Αντικαθιστώντας τους πυκνωτές των δύο LC κυκλωμάτων του cross-coupled ταλαντωτή του σχήματος 3.2.10 με varactors που το ένα άκρο τους (η άνοδος) είναι κοινά συνδεδεμένο σε μια τάση η οποία ρυθμίζεται, έχουμε την παρακάτω τοπολογία VCO πια που στηρίζεται στον LC ταλαντωτή:



Σχήμα 3.3.2 : τοπολογία VCO με varactors ανάστροφα πολωμένους

Για να μένουν πολωμένοι ανάστροφα οι varactors στο παραπάνω κύκλωμα πρέπει να είναι [7]

$$0 < V_{cont} + 200mV < V_X \quad (3.23)$$

Για ορθή πόλωση 200mV θεωρείται ότι το ρεύμα που διαρρέει τον varactor είναι αμελητέο. Επίσης είναι $V_X = V_{DD} + A$, όπου A είναι το πλάτος της ταλάντωσης στον κόμβο X . Η είσοδος ελέγχου του VCO είναι η V_{cont} η οποία συνδέεται με την έξοδο του φίλτρου του PLL u_f .

Από την σχέση (3.23) βλέπουμε ένα σύνηθες στους LC ταλαντωτές trade-off ανάμεσα στο πλάτος ταλάντωσης και το εύρος ρύθμισης συχνότητας του varactor και κατ'επέκταση του VCO.

3.3.2 Τοπολογίες VCO

Γενικά υπάρχουν δύο κατηγορίες LC ταλαντωτών όπως έχω αναφέρει παραπάνω, οι μονής εξόδου LC ταλαντωτές (single-ended) και οι διαφορικής εξόδου (differential) [4]. Τα κύρια πλεονεκτήματα των διαφορικών LC ταλαντωτών είναι:

- Πολύ καλύτερη απόρριψη των common mode παρεμβολών όπως ο θόρυβος του υποστρώματος ή της τροφοδοσίας.
- Υψηλότερη εξασθένιση των περιττής τάξης αρμονικών στο σήμα εξόδου.
- Το κύκλωμα είναι περισσότερο αναισθητο σε μεταβολές εξωγενών παραγόντων όπως η θερμοκρασία.
- Και το κυριότερο είναι ότι εμφανίζουν χαμηλότερο θόρυβο φάσης στην έξοδό τους.

Τα μειονεκτήματα των διαφορικών LC ταλαντωτών είναι:

- Τα στοιχεία διπλασιάζονται σε σχέση με τους single-ended ταλαντωτές, επομένως διπλασιάζεται η περιοχή που καταλαμβάνει στο chip ο ταλαντωτής.
- Η κατανάλωση ισχύος επίσης σχεδόν διπλασιάζεται.

Βέβαια οι LC ταλαντωτές χωρίζονται σε άλλες τρεις κατηγορίες ανάλογα με το είδος των τρανζίστορ που χρησιμοποιούνται: τη NMOS, την PMOS και την CMOS.

NMOS LC τοπολογία

Η NMOS τοπολογία είναι αυτή που έχει εξεταστεί μέχρι τώρα στο σχήμα 3.2.15. Είναι και αυτή που τελικά επιλέγω για την υλοποίηση του VCO.

Πλεονεκτήματα:

Είναι η πιο απλή τοπολογία αφού έχει τον μικρότερο αριθμό στοιχείων και επομένως ο θόρυβος στην έξοδο είναι μειωμένος σε σχέση με τις άλλες τοπολογίες. Επίσης, επειδή στο μονοπάτι από την τροφοδοσία προς τη γη παρεμβάλλεται μόνο ένα ή το πολύ δύο τρανζίστορ (αν έχουμε πηγή ρεύματος) σε σχέση με τη CMOS τοπολογία, μπορούμε να χρησιμοποιούμε μικρή τάση τροφοδοσίας χωρίς να έχουμε προβλήματα πόλωσης των τρανζίστορ. Τέλος μπορεί να έχει μεγαλύτερο πλάτος ταλάντωσης σε σχέση με την CMOS τοπολογία.[4]

Μειονεκτήματα:


Έχει σχετικά υψηλή κατανάλωση ισχύος συγκρινόμενη με την CMOS υλοποίηση. Αυτό ενισχύεται από το γεγονός ότι πολλές φορές πρέπει η “αρνητική” αγωγιμότητα $G_{active} = \frac{g_m}{2}$ του ενεργού μέρους του ταλαντωτή να είναι αρκετά μεγάλη για τον λόγο που έχει ήδη αναφερθεί. Για να είναι μεγάλη η διαγωγιμότητα g_m του τρανζίστορ πρέπει σύμφωνα με τον τύπο που ισχύει στον κορεσμό

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} \quad (3.24)$$

να έχουμε μεγαλύτερο ρεύμα πόλωσης, ακόμα και για μικρές τάσεις τροφοδοσίας.

Επίσης, επειδή η dc τάση της υποδοχής των διαφορικών τρανζίστορ είναι σχεδόν ίση με V_{DD} , η μεγάλη διαφορά τάσης στο κανάλι αυτών των τρανζίστορ έχει ως αποτέλεσμα ο κορεσμός της ταχύτητας των φορέων του καναλιού να είναι πιο έντονος και η παράμετρος $\gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon N_A}$ που συνεισφέρει στον θόρυβο κάθε τρανζίστορ να είναι αυξημένη.[4]

Γενικά υπάρχουν τρεις υλοποιήσεις της NMOS τοπολογίας, οι οποίες φαίνονται παρακάτω:



Σχήμα 3.3.3 : (a-c) τρεις εναλλακτικές υλοποιήσεις NMOS τοπολογίας


Παραπάνω βλέπουμε δύο τρόπους πόλωσης του ενεργού μέρους του ταλαντωτή. Ο ένας είναι με πηγή ρεύματος και ο άλλος απλά με μια αντίσταση. Ο πυκνωτής στις (a) και (c) υλοποιήσεις χρησιμοποιείται για να εξασφαλίζεται η ac γη αφού δεν γίνεται απευθείας η σύνδεση με τη γη όπως στην (b) υλοποίηση.

Η τρίτη υλοποίηση (differential source degeneration), αν και η πιο απλή, παρουσιάζει υψηλότερα επίπεδα θορύβου σε σχέση με τις άλλες δύο και είναι πιο ευαίσθητη λόγω της αντίστασης πόλωσης σε μεταβολές της θερμοκρασίας ή της τροφοδοσίας. Οι άλλες δύο υλοποιήσεις θέλουν μεγαλύτερο χώρο στο chip λόγω του πυκνωτή (που πρέπει να έχει μεγάλη τιμή) στην πρώτη και των PMOS τρανζίστορ για την πηγή ρεύματος στην δεύτερη υλοποίηση.

Πάντως αξίζει να σημειωθεί ότι κατά τη σχεδίαση του VCO παρατηρήθηκε ότι η πόλωση μόνο με αντίσταση βελτιώνει σημαντικά (τουλάχιστον κατά 15 dBc/Hz) τον θόρυβο φάσης στην έξοδο του ταλαντωτή σε σχέση με την πόλωση με πηγή ρεύματος. Αυτό ίσως ισχύει επειδή η πηγή ρεύματος έχει τρανζίστορ στο κορεσμό που ενισχύει περισσότερο τις συνιστώσες θορύβου. Αν χρησιμοποιούσαμε καθρέφτη ρεύματος για την πόλωση, θα μπορούσαμε να έχουμε το τρανζίστορ που παρέχει το ρεύμα πόλωσης στο ενεργό κύκλωμα να λειτουργεί στην τριόδο περιοχή για να μην ενισχύει πολύ τον θόρυβο. Αλλά αυτό δεν είναι εύκολο.

Υπάρχουν και άλλες NMOS τοπολογίες όπως αυτή με τους varactors ανεστραμμένους (το σήμα εισόδου του VCO στην κάθοδο), η άλλη με πυκνωτές και varactors μαζί που μπορεί να

βελτιώσει τον θόρυβο φάσης καθώς και μια άλλη με common mode source degeneration των NMOS τρανζίστορ του ενεργού μέρους [9]. Αυτές, μαζί με τη βασική τοπολογία NMOS που έχει ήδη παρουσιαστεί ενδελεχώς, φαίνονται παρακάτω:



Σχήμα 3.3.4 : (a) βασική NMOS τοπολογία (b) τοπολογία με ανεστραμμένους varactors (c) τοπολογία στην οποία ελέγχονται οι τάσεις και των δύο άκρων των varactors (d) τοπολογία με common mode source degeneration

Στην τοπολογία του σχήματος 3.3.4.b με ανεστραμμένους varactors απαιτείται η είσοδος του VCO να βρίσκεται σε μεγαλύτερες τάσεις (για παράδειγμα από V_{DD} μέχρι $2V_{DD}$) από ό,τι στην βασική τοπολογία, έτσι ώστε οι varactors να μένουν ανάστροφα πολωμένοι. Αυτό είναι δύσκολο γιατί πρέπει να είναι διαθέσιμες πολλαπλές τροφοδοσίες (multiple rails)[9].

Η τοπολογία που παρουσιάζει ενδιαφέρον είναι αυτή του σχήματος 3.3.4.c. Σε αυτή την τοπολογία οι σταθεροί πυκνωτές του LC κυκλώματος χρησιμοποιούνται για να πετύχουμε ταλάντωση στην κεντρική συχνότητα που θέλουμε, ενώ οι varactors, που είναι πιο μικροί σε σχέση με την βασική τοπολογία και είναι πιο εύκολο να πολωθούν στην γραμμική τους περιοχή, χρησιμοποιούνται για να μεταβάλλεται η συχνότητα λειτουργίας σε μια μικρή περιοχή. Αυτή η τοπολογία μπορεί να βελτιώσει τον θόρυβο φάσης γιατί οι varactors υποτίθεται ότι είναι πολωμένοι σε καλή γραμμική περιοχή.

Ένα από τα μειονεκτήματα της τοπολογίας του σχήματος 3.3.4.c είναι ότι οι αντιστάσεις που χρησιμοποιούνται για την πόλωση των varactors αυξάνουν τον συνολικό θερμικό θόρυβο. Επίσης, οι σταθεροί πυκνωτές σύζευξης που συνδέονται σε σειρά με τους varactors πρέπει να

είναι αρκετά μεγάλοι ώστε να μην μειώνουν το εύρος ρύθμισης συχνότητας που μπορεί να επιτύχει ο varactor.

Το common mode source degeneration στην τοπολογία του σχήματος 3.3.4d είναι μία τεχνική για φιλτράρισμα του θορύβου που υπάρχει στο ρεύμα πόλωσης και άρα μείωσης του θορύβου φάσης. Είναι αντίστοιχο με τον πυκνωτή παράλληλα στην πηγή ρεύματος στο σχήμα 3.3.4.a. Αν αντί για RC σε παράλληλη συνδεσμολογία βάλουμε πηνίο για source degeneration, αυτό όχι μόνο έχει μικρή διαφορά τάσης στα άκρα του, αλλά μπορεί και να φιλτράρει τις αρμονικές άρτιας τάξης και να χαμηλώσει τον θόρυβο φάσης.

Περισσότερες λεπτομέρειες για αυτές τις τοπολογίες υπάρχουν στο [9].

PMOS LC τοπολογία

Αυτή η τοπολογία είναι παρόμοια με την NMOS, απλά χρησιμοποιεί PMOS τρανζίστορ τα οποία έχουν χειρότερη επίδοση από τα NMOS λόγω της μισής κινητικότητας των οπών σε σχέση με αυτή των ηλεκτρονίων. Για να έχουμε ίδια κατανάλωση ισχύος και ίδια διαγωγιμότητα με αυτές των NMOS, συνήθως τα PMOS έχουν μέχρι και τριπλάσιο μέγεθος και αντίστροφα. Για αυτό, παρόλο που τα PMOS έχουν αρκετά μικρότερο θόρυβο flicker, το οποίο σημαίνει ότι συνεισφέρουν και πιο λίγο στον θόρυβο φάσης της εξόδου, δεν χρησιμοποιείται συχνά αυτή η τοπολογία [4].

CMOS LC τοπολογία


Πλεονεκτήματα:

Λόγω των PMOS τρανζίστορ το πλάτος της ταλάντωσης είναι αυξημένο σε σχέση με τη NMOS τοπολογία. Αυτό συμβάλλει στην βελτίωση του θορύβου φάσης του VCO για ίδια ρεύματα σε CMOS και NMOS τοπολογία. Επίσης, η μεγαλύτερη διαγωγιμότητα g_m που επιτυγχάνεται για δεδομένο ρεύμα οδηγεί σε πιο γρήγορες μεταβολές του cross-coupled ζευγαριού. Ακόμη, η τοπολογία αυτή παρέχει μεγαλύτερη συμμετρία στους χρόνος ανόδου και καθόδου, το οποίο οδηγεί σε μικρότερη $1/f_3$ γωνία θορύβου [4].

Μειονεκτήματα:

Χρειάζεται μεγαλύτερη τάση τροφοδοσίας για την πόλωση όλων των τρανζίστορ στην ενεργό περιοχή. Από την τροφοδοσία προς τη γη παρεμβάλλονται κάθετα δύο ή τρία τρανζίστορ και όχι ένα ή δύο όπως στις άλλες τοπολογίες. Επίσης, παρουσιάζει μεγαλύτερα επίπεδα θορύβου για το ίδιο ρεύμα πόλωσης, γιατί αφενός έχουμε περισσότερα τρανζίστορ και αφετέρου τα PMOS εισάγουν θόρυβο flicker, γεγονός το οποίο χειροτερεύει τον θόρυβο φάσης. Ακόμη, το PMOS cross-coupled ζευγάρι παρέχει αρνητική αντίσταση για χαμηλότερες συχνότητες. Σε υψηλότερες συχνότητες συμπεριφέρεται ως φορτίο περισσότερο παρά σαν ενεργό κύκλωμα[4].

Τέλος, ένα ακόμη σημαντικό μειονέκτημα είναι ότι έχει μικρότερο εύρος ρύθμισης της συχνότητας σε σχέση με τις άλλες. Αυτό οφείλεται στις αυξημένες παρασιτικές χωρητικότητες που υπάρχουν εξαιτίας των δύο παραπάνω PMOS τρανζίστορ. Αυτές οι παρασιτικές είναι μεγαλύτερες σε σχέση με τις αντίστοιχες του NMOS cross-coupled ζευγαριού.




Σχήμα 3.3.5 : (a-c) τρεις εναλλακτικές υλοποιήσεις CMOS τοπολογίας

Οι παραπάνω τρεις υλοποιήσεις της CMOS τοπολογίας είναι εντελώς αντίστοιχες με αυτές της NMOS τοπολογίας.


3.3.3 Επιλογή τοπολογίας

Στην περίπτωση μου έχω χαμηλή τροφοδοσία 1.2 V, πολύ υψηλή περιοχή συχνοτήτων λειτουργίας γύρω στα 77 GHz και εύρος συχνοτήτων 616 MHz. Επομένως διαλέγω την τοπολογία που χρειάζεται την μικρότερη τροφοδοσία, που μπορεί να λειτουργήσει σε υψηλές συχνότητες λόγω των πιο χαμηλών παρασιτικών χωρητικοτήτων και που έχει μεγαλύτερο εύρος ρύθμισης συχνότητας σε σχέση με τις άλλες τοπολογίες. Με βάση αυτά που ανέφερα παραπάνω η πιο λογική επιλογή είναι η NMOS τοπολογία. Έτσι καταλήγω στην ίδια τοπολογία που ανέλυσα παραπάνω:



Σχήμα 3.3.6 : NMOS τοπολογία VCO με varactors ανάστροφα πολωμένους

Χρησιμοποιώντας το απλοποιημένο μοντέλο του nMOS τρανζίστορ για υψηλές συχνότητες που φαίνεται και στο σχήμα 3.2.12, η παραπάνω τοπολογία στις υψηλές συχνότητες γίνεται:



Σχήμα 3.3.7 : Απλοποιημένο ισοδύναμο με σχήμα 3.3.6 κύκλωμα υψηλών συχνοτήτων

Το σχήμα 3.3.7 είναι αντίστοιχο με το σχήμα 3.2.11 ,απλά στο πρώτο δεν έχω συνδέσει σε σειρά τις δύο μεταβλητές χωρητικότητες όπως φαίνεται στο δεύτερο.

Είναι $g_{dN} = \frac{1}{r_o}$ και C_{gsN} και C_{gdN} είναι οι κύριες χωρητικότητες πύλης – πηγής και πύλης – υποδοχής που χρησιμοποιούνται περισσότερο στα απλοποιημένα ισοδύναμα μοντέλα υψηλών συχνοτήτων. Αυτές οι δύο χωρητικότητες μεταβάλλονται ανάλογα με την περιοχή πόλωσης του τρανζίστορ ως εξής:


	Cutoff	Saturation	Triode
C_{GS}	0	$\frac{2}{3} WLC_{ox}$	$\frac{1}{2} WLC_{ox}$
C_{GD}	0	0	$\frac{1}{2} WLC_{ox}$

Σχήμα 3.3.8 : Εκτίμηση των χωρητικότητων του απλοποιημένου ισοδύναμου μοντέλου nMOS υψηλών συχνοτήτων

3.3.4 Σχεδίαση του VCO

Πόλωση

Κατά τη σχεδίαση του VCO ξεκίνησα από το κομμάτι του ρεύματος πόλωσης του ενεργού μέρους του ταλαντωτή. Ως κύκλωμα πόλωσης επέλεξα τον συνδυασμό αντιστάτη - καθρέπτη ρεύματος καθώς είναι μία από τις πιο απλές τοπολογίες πόλωσης. Συγκεκριμένα επέλεξα τον απλό καθρέπτη με δύο τρανζίστορ όπου το ρεύμα εισόδου I_{IN} καθορίζεται από την τάση τροφοδοσίας και έναν αντιστάτη.



Σχήμα 3.3.9 : επιλεγείσα πηγή ρεύματος με καθρέπτη ρεύματος από δύο MOS και έναν αντιστάτη

Το φορτίο στο παραπάνω σχήμα είναι ο VCO με το LC κομμάτι και το ενεργό κομμάτι που πολώνεται με το ρεύμα πόλωσης I_{BIAS} .

Υποθέτοντας ότι και τα δύο τρανζίστορ του καθρέπτη ρεύματος είναι στον κορεσμό και ότι έχουν το ίδιο μήκος καναλιού L ώστε να έχουν την ίδια τάση κατωφλίου V_T και τέλος ότι $V_A = \infty$, έχουμε:


$$V_{GS3} = V_{GS4} \leftrightarrow V_T + \sqrt{\frac{I_{IN}}{k'(W/L)_3}} = V_T + \sqrt{\frac{I_{BIAS}}{k'(W/L)_4}} \rightarrow$$

$$\rightarrow \frac{I_{BIAS}}{I_{IN}} = \frac{(W/L)_4}{(W/L)_3} \quad (3.25)$$

Έτσι, κατά την σχεδίαση πρέπει να αποφασίσω πρώτα ποιό θα είναι το ρεύμα I_{IN} και το ρεύμα πόλωσης I_{BIAS} . Έχοντας επιλέξει το μήκος καναλιού για τα δύο τρανζίστορ της πηγής ρεύματος, προκύπτουν στη συνέχεια και τα πλάτη W_3 και W_4 των καναλιών των δύο τρανζίστορ. Ξέροντας το ρεύμα I_{IN} ξέρουμε κατ'επέκταση και την τιμή του αντιστάτη.

Τα μειονεκτήματα αυτής της τοπολογίας πηγής ρεύματος είναι:

- Εξάρτηση της πόλωσης από μεταβολές στη θερμοκρασία μέσω του θερμοκρασιακού συντελεστή της αντίστασης που χρησιμοποιείται.
- Μικρή αντίσταση εξόδου προς το φορτίο.



Σχήμα 3.3.10 : Διάταξη υπολογισμού της αντίστασης εξόδου της πηγής ρεύματος


Από ό,τι βλέπουμε η αντίσταση εξόδου είναι απλά η αντίσταση εξόδου r_o του M_4 τρανζίστορ η οποία μειώνεται όσο το ρεύμα πόλωσης I_{BIAS} αυξάνεται.

Κύκλωμα συντονισμού

Αρχικά το μόνο που ξέρουμε είναι η περιοχή συχνοτήτων στην οποία θα πρέπει να λειτουργεί ο VCO. Ιδανικά θα πρέπει να επιλέξω τέτοιες τιμές για τα πηνία και τους varactors ώστε στην κεντρική συχνότητα λειτουργίας του VCO, που είναι η μεσαία συχνότητα στο εύρος των συχνοτήτων λειτουργίας του VCO, οι συντελεστές ποιότητας Q των πηνίων και varactors να είναι κοντά στην μέγιστή τους τιμή. Στην πράξη είναι εξαιρετικά δύσκολο να πετύχουμε τα πηνία και οι varactors να παρουσιάζουν στην ίδια συχνότητα ή σε κοντινή απόσταση αντίστοιχα μεγάλη τιμή στο Q τους. Όταν το πηνίο έχει μεγάλη τιμή στο Q σε μια συχνότητα λειτουργίας, ο varactor έχει συνήθως χαμηλή τιμή.

Από τον τύπο (3.6) βλέπουμε ότι όσο αυξάνεται η συχνότητα λειτουργίας τόσο μικρότερο θα είναι το Q του varactor. Το Q του πηνίου προσδιορίζεται από την παράμετρο Y_{11} η οποία υπολογίζεται από τη σχέση ρεύματος-τάσης στον έναν κόμβο του πηνίου με τον άλλο κόμβο γειωμένο [4].

$$Q_{\text{πηνίου}} = \frac{|Im(y_{11})|}{Re(y_{11})} \quad (3.26)$$



Σχήμα 3.3.11 : ενδεικτικό διάγραμμα του Q ενός πηνίου συναρτήσει της συχνότητας σχεδιασμένο για λειτουργία στα 3.2 GHz

Κατά τη σχεδίαση του ταλαντωτή, αφού επέλεγα τιμές στα πηνία και στους varactors, στη συνέχεια υπολόγιζα την ισοδύναμη συνολική αγωγιμότητα του LC κυκλώματος που θεωρητικά δίνεται πολύ προσεγγιστικά από τον τύπο (3.12) και πρακτικά μπορεί να υπολογιστεί με *sp analysis*. Έχοντας μόνο το LC κύκλωμα τότε μπορώ μέσω της *sp analysis* στο cadence να υπολογίσω με ακρίβεια και όχι προσεγγιστικά την ισοδύναμη συνολική αγωγιμότητα του LC κυκλώματος η οποία ισούται με το πραγματικό μέρος της αγωγιμότητας εισόδου Y_{11} .

Τελικά δεν χρησιμοποιήθηκαν πηνία της διαθέσιμης τεχνολογίας λόγω της μικρής επαγωγής που ήθελα να έχω στο κύκλωμα συντονισμού. Χρησιμοποιήθηκε κυματοδηγός που δίνει πολύ μικρή επαγωγή. Περισσότερα πάνω σε αυτά στο κεφάλαιο 4.

Ενεργό κομμάτι

Έχοντας προσδιορίσει την ισοδύναμη συνολική αγωγιμότητα του LC κυκλώματος $G_{eq} = \frac{1}{R_p}$ στην κεντρική συχνότητα που θέλουμε να ταλαντώνεται ο VCO, μπορούμε πλέον να βρούμε την διαγωγιμότητα g_m των τρανζίστορ. Όπως έχουμε δει παραπάνω για την NMOS τοπολογία του διαφορικού ταλαντωτή πρέπει $g_m > \frac{1}{R_p}$ κατά δύο ή τρεις φορές για να είμαστε σίγουροι ότι θα αρχίσει η ταλάντωση. Έχοντας ήδη επιλέξει μια τιμή για το ρεύμα πόλωσης και με βάση τον τύπο (3.24) βρίσκουμε αρχικές εκτιμήσεις στις διαστάσεις των τρανζίστορ του ενεργού μέρους του ταλαντωτή. Απλά πρέπει να προσεχθεί το πόλωση $\leftrightarrow g_m \leftrightarrow$ διαστάσεις τρανζίστορ \leftrightarrow παρασιτικές χωρητικότητες.

Τονίζω ότι επιλέγουμε το μήκος καναλιού των τρανζίστορ του ενεργού μέρους ώστε να είναι όσο το δυνατόν μικρό για να έχουμε μικρές παρασιτικές χωρητικότητες αλλά όχι τόσο μικρό ώστε και να αποφύγουμε φαινόμενα μικρού καναλιού (short-channel effects) αλλά και να έχουμε πιο μικρή overdrive σε αυτά τα τρανζίστορ καθώς είναι

$$g_m = \frac{2 \cdot I_D}{V_{ov}} = \frac{2 \cdot I_D}{V_{GS} - V_{TH}} \quad (3.27)$$

Όπως βλέπουμε, όσο πιο μικρό το μήκος καναλιού τόσο πιο μικρή και η τάση κατωφλίου (όχι ανάλογα αλλά σίγουρα για αρκετά μικρότερο μήκος καναλιού η τάση κατωφλίου είναι μειωμένη), επομένως για την ίδια πόλωση, τόσο πιο μεγάλη η overdrive το οποίο τελικά δίνει πιο μικρή διαγωγιμότητα g_m .

Αυτή η διαδικασία, από το προσδιορισμό της πόλωσης, τον προσδιορισμό του LC κυκλώματος και τέλος τον προσδιορισμό του ενεργού κομματιού, επαναλαμβάνεται πολλές φορές. Την ζημιά την κάνουν γενικά οι παρασιτικές χωρητικότητες των τρανζίστορ του ενεργού μέρους καθώς μειώνουν πολύ τη συχνότητα ταλάντωσης, ιδίως αν βρισκόμαστε σε πολύ υψηλές συχνότητες. Σύμφωνα με το σχήμα 3.3.7 η συχνότητα ταλάντωσης αν συνυπολογίσουμε και τις κύριες παρασιτικές χωρητικότητες προκύπτει θεωρητικά και προσεγγιστικά από τον τύπο [4]


$$f_{osc} = \frac{1}{2 \cdot \pi \cdot \sqrt{L \cdot [C + 2(C_{gdN} + C_{gdN}) + C_{gsN}]}} \quad (3.28)$$

Και δεν είναι μόνο να προσδιορίσουμε το ρεύμα πόλωσης και τις διαστάσεις όλων των στοιχείων. Πρέπει να έχουν τέτοιες διαστάσεις οι varactors ώστε μαζί με τις συνολικές παρασιτικές χωρητικότητες όχι μόνο να ταλαντώνεται ο VCO στην συχνότητα που πρέπει αλλά και να μεταβάλλεται η συχνότητα ταλάντωσης στο εύρος που πρέπει. Εάν βάλουμε και τον θόρυβο φάσης στην έξοδο συνειδητοποιούμε πόσο δύσκολο είναι να πετύχουμε να λειτουργεί ένας VCO στην ορισθείσα περιοχή συχνοτήτων ικανοποιώντας όλες τις προδιαγραφές.


3.4 Θόρυβος φάσης LC ταλαντωτή

Θα παρουσιαστεί συνοπτικά το μοντέλο των Hajimiri και Lee [10] για τον υπολογισμό του θορύβου φάσης ενός ταλαντωτή, γιατί αυτό θεωρείται ότι προσεγγίζει πιο πολύ τα χαρακτηριστικά ενός πραγματικού ταλαντωτή και χρησιμοποιείται στους προσομοιωτές κυκλωμάτων [4].

Αρχίζοντας, αυτό το μοντέλο υποθέτει ότι ο ταλαντωτής είναι ένα χρονομεταβλητό γραμμικό σύστημα (LTV). Λόγω της γραμμικότητας που υπετέθη, ο θόρυβος φάσης ενός ταλαντωτή υπολογίζεται με τη βοήθεια της κρουστικής απόκρισης φάσης. Αυτή η απόκριση φάσης αντιπροσωπεύει την αλλαγή φάσης που προκαλεί μια κρουστική ρεύματος (ή τάσης) που εισάγεται σε έναν κόμβο του κυκλώματος (ή κλάδο). Αν έχουμε για παράδειγμα ένα ιδανικό LC κύκλωμα όπως στο παρακάτω σχήμα και εισάγουμε μια κρουστική ρεύματος την χρονική στιγμή τ , τότε εισάγεται κρουστικό φορτίο Δq αυτή τη στιγμή. Επειδή το ρεύμα του πηνίου δεν αλλάζει απότομα, θα έχουμε μια απότομη μεταβολή της διαφοράς τάσης του πυκνωτή κατά $\Delta V = \frac{\Delta q}{C}$. Ανάλογα με τη χρονική στιγμή τ που έρχεται η κρουστική, θα έχουμε και διαφορετική μεταβολή του πλάτους και της φάσης της ταλάντωσης. Αν η χρονική στιγμή τ συμπίπτει με τη χρονική στιγμή που το σήμα ταλάντωσης είναι στη μέγιστή του τιμή (απόλυτα) τότε θα αλλάξει απότομα το πλάτος ταλάντωσης και καθόλου η φάση. Αντίθετα, αν η στιγμή τ συμπίπτει με τη στιγμή που το σήμα ταλάντωσης περνά από το μηδέν, τότε επηρεάζεται μόνο η φάση του. Στους πραγματικούς ταλαντωτές, η μεταβολή στο πλάτος ταλάντωσης ΔV “σβήνει” σιγά σιγά και ο ταλαντωτής επανέρχεται στην αρχική κατάσταση. Αντίθετα η μεταβολή στη φάση $\Delta\theta$ μένει και ο ταλαντωτής ταλαντώνεται με την καινούρια φάση.



Σχήμα 3.4.1 : Κρουστική απόκριση πλάτους και φάσης σε έναν ιδανικό ταλαντωτή




Σχήμα 3.4.2 : Χώρος καταστάσεων ταλαντωτή όπου φαίνεται η εξέλιξη μιας μεταβολής στο πλάτος και στη φάση του σήματος ταλάντωσης

Η κρουστική απόκριση φάσης $h_{\varphi}(t, \tau)$ ενός ταλαντωτή που ταλαντώνεται σε συχνότητα ω_0 δίνεται από τον τύπο

$$h_{\varphi}(t, \tau) = \frac{\Gamma(\omega_0 * \tau)}{q_{max}} u(t - \tau) \quad (3.29)$$

όπου $q_{max} = C * V_{max}$, $u(t)$ η βηματική συνάρτηση και $\Gamma(\omega * t)$ είναι μια περιοδική συνάρτηση με περίοδο 2π που ονομάζεται συνάρτηση ευαισθησίας σε κρουστική (impulse sensitivity function, ISF). Κάθε κόμβος έχει και την δική του ISF. Η ISF δείχνει πόσο ευαίσθητο ως προς την αλλαγή φάσης είναι κάθε χρονικό σημείο του σήματος ταλάντωσης όταν έρχεται μια κρουστική ρεύματος στον κόμβο που εξετάζουμε την ευαισθησία του. Στην περίπτωση του ταλαντωτή η ISF είναι ένα συνημίτονο.



Σχήμα 3.4.3 : Σήμα ταλάντωσης και ISF ενός τυπικού LC ταλαντωτή

Βλέπουμε ότι το σήμα ταλάντωσης είναι περισσότερο ευαίσθητο όταν περνάει από το μηδέν και καθόλου ευαίσθητο όταν είναι σε ένα από τα μέγιστα του.

Στην γενική περίπτωση η ISF είναι απλά περιοδική, επομένως ισούται με τη σειρά Fourier

$$\Gamma(\omega_0 * \tau) = \frac{c_0}{2} + \sum_{n=1}^{\infty} c_n * \cos(n * \omega_0 * \tau + \theta_n) \quad (3.30)$$


Οι μεταβολές στη φάση του σήματος ταλάντωσης (jitter) λόγω του ρεύματος προκύπτουν από τον θόρυβο στο ρεύμα και όχι φυσικά από κρουστικές. Θεωρητικά η μεταβολή στη φάση του σήματος υπολογίζεται μέσω της κρουστικής απόκρισης φάσης και του θορύβου ρεύματος $i_n(t)$

$$\Delta\varphi(t) = \int_{-\infty}^{+\infty} h_\varphi(t, \tau) * i_n(\tau) d\tau = \int_{-\infty}^t \frac{\Gamma(\omega_0 * \tau)}{q_{max}} * i_n(\tau) d\tau$$

$$\rightarrow \Delta\varphi(t) = \frac{1}{q_{max}} \left[\frac{c_0}{2} \int_{-\infty}^t i_n(\tau) + \sum_{n=1}^{\infty} c_n \int_{-\infty}^t i_n(\tau) * \cos(n * \omega_0 * \tau) \right] \quad (3.31)$$

Οι πηγές θορύβου σε ένα κύκλωμα χωρίζονται σε δύο κατηγορίες, στον θόρυβο των στοιχείων και στις παρεμβολές. Στον θόρυβο που παράγεται από στοιχεία όπως αντιστάσεις και τρανζίστορ ανήκουν ο θερμικός θόρυβος, ο θόρυβος βολής και ο ροζ θόρυβος (flicker noise). Στον θόρυβο από παρεμβολές ανήκει ο θόρυβος από το υπόστρωμα και ο θόρυβος της τροφοδοσίας. Το $i_n(\tau)$ αντιπροσωπεύει κάποιον από τους παραπάνω θορύβους.

Η φασματική πυκνότητα θορύβου ενός MOS τρανζίστορ φαίνεται παρακάτω [11]:



Σχήμα 3.4.4 : Θόρυβος MOS τρανζίστορ

$$S_I(f) = S_{I_w}(f) + S_{I_f}(f) \quad (3.32)$$

Υποθέτοντας ότι το MOS είναι στην ισχυρή αναστροφή και στον κόρο, η φασματική πυκνότητα του θορύβου flicker και του λευκού θορύβου δίνονται από τους παρακάτω τύπους [11]:

$$S_{I_w}(f) = 4kT \left[\frac{2}{3} (1 + \delta) g_m \right] \quad (3.33)$$


$$S_{I_f}(f) = \frac{h \cdot g_m}{W \cdot L} * \frac{1}{f} \quad (3.34)$$

όπου το δ είναι μεταξύ 0 και 1 (0 για long channel και τιμές προς το 1 όσο πιο short channel γίνεται το τρανζίστορ) και το h εξαρτάται από τη διαδικασία κατασκευής. Τυπικές τιμές του h για NMOS και PMOS είναι οι [11]:

$$\text{NMOS: } h = 2 \cdot 10^{-9} \text{ V}^2 \mu\text{m}^2 \quad (3.35)$$


$$\text{PMOS: } h = 8 \cdot 10^{-11} \text{ V}^2 \mu\text{m}^2 \quad (3.36)$$

Οι συνιστώσες του θορύβου του MOS τρανζίστορ που βρίσκονται κοντά σε ακέραια πολλαπλάσια της συχνότητας ταλάντωσης ω_0 μετατρέπονται σε χαμηλόσυχνες πλευρικές ζώνες οι οποίες τελικά είναι πλευρικές ζώνες γύρω από τη συχνότητα ταλάντωσης ω_0 ή αλλιώς θόρυβος φάσης, όπως φαίνεται παρακάτω. Οι συνιστώσες του θορύβου του MOS που είναι κοντά στα ακέραια πολλαπλάσια της συχνότητας ταλάντωσης διαμορφώνουν τελικά τον θόρυβο φάσης πολλαπλασιαζόμενες με τον αντίστοιχο συντελεστή c_n της σειράς Fourier της ISF. Η μετατροπή του θορύβου flicker σε θόρυβο φάσης καθορίζεται από την dc τιμή της ISF c_0 . [10]



Σχήμα 3.4.5 : Μετατροπή θορύβου MOS τρανζίστορ σε θόρυβο φάσης

Σύμφωνα με τη θεωρία στο φάσμα γύρω από τη συχνότητα ταλάντωσης (θόρυβος φάσης δηλαδή) υπάρχουν οι περιοχές $1/f^2$, $1/f^3$ και η επίπεδη περιοχή.



Σχήμα 3.4.6 : Τυπικός θόρυβος φάσης ταλαντωτή

Η $1/f^3$ περιοχή σχηματίζεται κυρίως σταθμίζοντας με τον συντελεστή c_0 τις χαμηλόσυχνες συνιστώσες θορύβου όπως ο θόρυβος flicker. Η $1/f^2$ περιοχή διαμορφώνεται κυρίως από τις συνιστώσες λευκού θορύβου οι οποίες σταθμίζονται με τους c_n συντελεστές της ISF. Η επίπεδη περιοχή τέλος καθορίζεται από το επίπεδο λευκού θορύβου των στοιχείων του ταλαντωτή. Γενικά αν το ρεύμα θορύβου $i_n(t)$ περιέχει $1/f^n$ χαμηλόσυχνες συνιστώσες (όπως στην περίπτωση του θορύβου popcorn), τότε αυτές οι συνιστώσες εμφανίζονται στο φάσμα θορύβου φάσης ως $1/f^{n+2}$ περιοχές [10].

Ποσοτικοποιώντας τον θόρυβο φάσης, όταν έχουμε μια πηγή ρεύματος που παρέχει λευκό θόρυβο στον ταλαντωτή με πυκνότητα $\overline{i_n^2}/\Delta f$, τότε ο θόρυβος φάσης σε dB (πυκνότητα ισχύος του jitter) σε απόσταση f_{offset} από την συχνότητα του φέροντος είναι

$$L\{f_{offset}\} = 10 * \log \left(\frac{\Gamma_{rms}^2}{q_{max}^2} * \frac{\overline{i_n^2}}{8\pi^2 f_{offset}^2 \Delta f} \right) \quad (3.37)$$

όπου Γ_{rms} είναι η μέση τετραγωνική τιμή της ISF της πηγής ρεύματος που εξετάζουμε και $\sum_{n=0}^{\infty} c_n^2 = 2\Gamma_{rms}^2$.

Η σχέση (3.37) δίνει τον θόρυβο φάσης στην $1/f^2$ περιοχή του φάσματος, καθώς η πηγή θορύβου είναι λευκός θόρυβος.

Αν εξετάζουμε τον $1/f$ θόρυβο (flicker) της πηγής ρεύματος τότε ο θόρυβος φάσης στην $1/f^3$ περιοχή δίνεται από τον τύπο

$$L\{f_{offset}\} = 10 * \log \left(\frac{c_0^2}{q_{max}^2} * \frac{\overline{i_n^2}}{8\pi^2 f_{offset}^2} * \frac{f_{1/f}}{f_{offset}} \right) \quad (3.38)$$


όπου $f_{1/f}$ είναι η συχνότητα πάνω από την οποία το MOS παρέχει λευκό θόρυβο, όπως φαίνεται στο σχήμα 3.4.4.

Για να βρεθεί η συχνότητα $\omega_{\frac{1}{f^3}}$ που φαίνεται στο σχήμα (3.4.6) εξισώνουμε τις σχέσεις (3.37) και (3.38). Έτσι καταλήγουμε στη σχέση

$$f_{\frac{1}{f^3}} = f_{\frac{1}{f}} * \frac{c_0^2}{4\Gamma_{rms}^2} \approx f_{\frac{1}{f}} * \frac{1}{2} * \left(\frac{c_0}{c_1} \right)^2 \quad (3.39)$$


Όταν οι πηγές θορύβου σε έναν κόμβο είναι περισσότερες από μία τότε το $\overline{i_n^2}/\Delta f$ αντιπροσωπεύει το άθροισμα των θορύβων που προκύπτει από το άθροισμα των ρευμάτων θορύβου σε κάθε κόμβο.

Σε έναν NMOS LC ταλαντωτή οι πηγές θορύβου φαίνονται παρακάτω:




Σχήμα 3.4.7 : Πηγές θορύβου NMOS LC ταλαντωτή

Οι παραπάνω πηγές θορύβου μεταβάλλονται περιοδικά καθώς μεταβάλλονται περιοδικά τα ρεύματα και οι τάσεις των τρανζίστορ. Για αυτό το λόγο ονομάζονται περιοδικά στάσιμες (cyclostationary) πηγές. Ένας απλοποιημένος τρόπος να εκτιμήσουμε την επίδραση αυτών των πηγών στον θόρυβο φάσης είναι να υπολογίσουμε την τιμή της φασματικής πυκνότητας ισχύος τους την πιο ευαίσθητη στιγμή που είναι για παράδειγμα η στιγμή που περνά το σήμα ταλάντωσης από το μηδέν. Μια απλοποιημένη μορφή του παραπάνω κυκλώματος θεωρώντας μόνο τον θόρυβο των cross-coupled τρανζίστορ φαίνεται στο παρακάτω σχήμα:



Σχήμα 3.4.8 : απλοποιημένο ισοδύναμο NMOS LC ταλαντωτή για θόρυβο των cross-coupled τρανζίστορ

Όπως βλέπουμε θεωρούμε τα τρανζίστορ απλά ως πηγές ρεύματος. Μετατρέποντας τις πηγές αυτές στο Thevenin ισοδύναμό τους, τελικά έχουμε:



Σχήμα 3.4.9 : διαφορικό ισοδύναμο για θόρυβο cross-coupled LC ταλαντωτή

Η αντίσταση $2r$ εξουδετερώνεται από την αρνητική αντίσταση της θετικής ανάδρασης που παρέχει το cross-coupled ζευγάρι. Οπότε ο συνολικός διαφορικός θόρυβος ρεύματος από τα δύο NMOS τρανζίστορ είναι

$$\overline{i_{CC}^2} = \frac{1}{4} * (\overline{i_{n1}^2} + \overline{i_{n2}^2}) = \frac{1}{2} * \overline{i_n^2} \quad (3.40)$$

αφού $\overline{i_{n1}^2} = \overline{i_{n2}^2} = \overline{i_n^2}$.

Για συχνότητες μεγαλύτερες από την f_1 του θορύβου ενός MOS, η φασματική πυκνότητα ισχύος θορύβου (λευκός) είναι

$$\frac{\overline{i_n^2}}{\Delta f} = 4kT\gamma\mu C_{ox} \frac{W}{L} (V_{GS} - V_T) \quad (3.41)$$

Ο παραπάνω τύπος είναι ουσιαστικά ο τύπος (3.33). Απλά αντί για $2/3*(1+\delta)$ έχει το γ , το οποίο έχει τιμή γύρω στο $2/3$ για long-channel τρανζίστορ και τιμές από 2 έως 3 για short-channel τρανζίστορ.

Για συχνότητες μικρότερες από την f_1 του MOS, ισχύει ο τύπος (3.34) για την $\frac{\overline{i_n^2}}{\Delta f}$. Όσον αφορά στα υπόλοιπα στοιχεία του ταλαντωτή, η φασματική πυκνότητα ισχύος του θορύβου ρεύματος των παρασιτικών αντιστάσεων σειράς του πηνίου και του πυκνωτή δίνεται από τον τύπο

$$\frac{\overline{i_{Rp}^2}}{\Delta f} = 4kT * \frac{1}{R_p} \quad (3.42)$$

όπου η R_p δίνεται από τον τύπο (3.12).

Όσον αφορά στον θόρυβο από την πηγή πόλωσης (tail current), ο θόρυβος flicker του NMOS αυτού επηρεάζει περισσότερο τον θόρυβο φάσης παρά ο λευκός θόρυβος.

Συμπερασματικά, για να υπολογιστεί σύμφωνα με το μοντέλο Hajimiri-Lee ο θόρυβος φάσης ενός ταλαντωτή πρέπει να βρούμε την ISF κάθε πηγής θορύβου στο κύκλωμα και την φασματική πυκνότητα θορύβου της εκάστοτε πηγής. Τότε χρησιμοποιώντας τη σχέση (3.37) ή τη σχέση (3.38) βρίσκουμε τη συνεισφορά της πηγής θορύβου στον θόρυβο φάσης. Συνδυάζοντας κατάλληλα τις συνεισφορές από κάθε πηγή, προκύπτει ο συνολικός θόρυβος φάσης του ταλαντωτή.

4

Σχεδίαση του VCO στο Cadence

4.1 Τεχνολογία – Χαρακτηριστικά

Η σχεδίαση του VCO έγινε στο *Virtuoso Front to Back Design Environment* (version IC6.1.4.500.6) της Cadence. Η τεχνολογία σχεδίασης έχει feature length 90nm και είναι η **IBM CMOS 90nm low power (cms9flp και rf9flp βιβλιοθήκες μοντέλων)**. Η τάση τροφοδοσίας είναι **1.2V**.

Μερικά βασικά μεγέθη για την τεχνολογία και το μοντέλο του τρανζίστορ που επέλεξα είναι τα:

Μέγεθος	Τιμή
Σχετική διηλεκτρική σταθερά πυριτίου ϵ_r	3.9
Πάχος οξειδίου πύλης t_{ox}	2.8 nm
Κινητικότητα φορέων πλειονότητας μ σε NMOS τρανζίστορ ($\mu 0$ στο cadence)	$640 \frac{cm^2}{V*s}$
Ελάχιστο πλάτος W_{min} καναλιού τρανζίστορ	360 nm
Ελάχιστο μήκος L_{min} καναλιού τρανζίστορ	100 nm


Πίνακας 4.1 : Μεγέθη τεχνολογίας IBM CMOS 90nm

Οι προσομοιώσεις έγιναν με το ADE L του Virtuoso και ο προσομοιωτής που χρησιμοποιήθηκε είναι ο Spectre.

4.2 Τοπολογία

Η τοπολογία του VCO που σχεδιάστηκε είναι αυτή του σχήματος 3.3.6 με τη διαφορά ότι αντί για δύο πηνία χρησιμοποιώ δύο κυματοδηγούς. Για την ακρίβεια έναν κυματοδηγό που έχει δύο καλώδια συζευγμένα (coupled) μεταξύ τους. Θα περιγραφούν παρακάτω αυτά.

Ακολουθεί το τελικό σχηματικό του κυκλώματος του VCO:



Σχήμα 4.2.1 : Σχηματικό κυκλώματος VCO

Στο παραπάνω σχηματικό περιέχονται τα εξής ενεργά και παθητικά στοιχεία:

Στοιχεία	Περιγραφή	Ποσότητα	Βιβλιοθήκη
lvtmfet_rf	RF NMOS τρανζίστορ	4	rf9flp
coupledcpw	κυματοδηγός	1	rf9flp
havar	varactor	2	cms9flp
oppccres	αντίσταση	2	cms9flp

Πίνακας 4.2 : Στοιχεία VCO

4.3 Παρουσίαση στοιχείων του VCO

4.3.1 Cross-coupled transistors

Αυτά τα δύο *lvtnfet_rf* transistors έχουν τις εξής παραμέτρους:

Παράμετρος	Τιμή
Width Single Finger	1 μm
Width All Fingers	50 μm
Length	100 nm
Number of Fingers	50
Multiplicity	1
Num CA columns	2


Πίνακας 4.3 : Παράμετροι τρανζίστορ *lvtnfet_rf*

Οι υπόλοιπες παράμετροι αυτών των τρανζίστορ είναι οι default.

Επέλεξα *lvtnfet* τρανζίστορ (low V_t) γιατί όπως λέει το όνομά τους έχουν μικρότερη τάση κατωφλίου σε σχέση με τα άλλα τρανζίστορ της τεχνολογίας. Με αυτό τον τρόπο μπορώ να έχω στο cross-coupled transistor το ίδιο voltage headroom $V_{ov} = V_{GS} - V_t$ με μικρότερη V_{GS} σε σχέση με την περίπτωση που χρησιμοποιώ άλλο τρανζίστορ της τεχνολογίας. Η μικρότερη V_{GS} για τα cross-coupled στην παραπάνω τοπολογία σημαίνει παράλληλα και μεγαλύτερη V_{DS} για το τρανζίστορ πόλωσης του καθρέφτη ρεύματος αφού όντας το gate των cross-coupled σε τάση περίπου ίση με 1.2 V, η τάση του drain του τρανζίστορ πόλωσης μπορεί να αυξηθεί βάζοντάς το πιο βαθιά στην περιοχή κόρου. Βέβαια θα έχουμε τότε μικρότερο ρεύμα πόλωσης I_{BIAS} και τελικά μικρότερη διαγωγιμότητα g_m . Παρ'όλα αυτά τα *lvtnfet* σου δίνουν γενικά μεγαλύτερα περιθώρια στη σχεδίαση, γ'αυτό και επιλέχθηκαν. Επίσης σου δίνουν την δυνατότητα να έχεις μεγαλύτερη συχνότητα μετάβασης f_T , γιατί για την ίδια πόλωση με μικρότερη V_t παίρνουμε μεγαλύτερη f_T όπως φαίνεται στον ακόλουθο τύπο [12]:


$$f_T = 1.5 * \frac{\mu_n}{2\pi L^2} * (V_{GS} - V_t) \quad (4.1)$$

Η συχνότητα μετάβασης f_T (κέρδος ρεύματος βραχυκυκλώσεως σε συνδεσμολογία κοινής πηγής) των δύο cross-coupled transistors υπολογίστηκε με το παρακάτω κύκλωμα:



Σχήμα 4.3.1 : testbench για υπολογισμό f_T

Ο υπολογισμός της f_T έγινε για πόλωση $V_{GS} = 0.8V$ και $V_{DS} = 1.026V$. Λόγω της σύνθετης αντίστασης εισόδου και εξόδου του τρανζίστορ και της αντίστασης 50 Ohm που έχει κάθε port στο παραπάνω κύκλωμα, στο port εισόδου χρειάστηκε 0.4V dc τάση και στο port εξόδου 0.8V dc τάση για να πολωθεί το τρανζίστορ στις τάσεις που θέλω. Κάνοντας *sp* ανάλυση στο ADE L και παίρνοντας την H21 παράμετρο σε dB και λογαριθμική κλίμακα του άξονα των συχνοτήτων, η συχνότητα μετάβασης f_T φαίνεται στο παρακάτω διάγραμμα:



Σχήμα 4.3.2 : Μέτρο του κέρδους ρεύματος βραχυκυκλώσεως για το cross-coupled lvtntfet_rf του design μου

Όπως βλέπουμε έχουμε για τη συχνότητα μετάβασης $f_T = 142.7 GHz$. Επομένως τα δύο lvtntfet_rf τρανζίστορ μπορούν να χρησιμοποιηθούν άνετα στον VCO των 77 GHz αφού η συχνοτική τους δυνατότητα είναι για διπλάσια συχνότητα από την συχνότητα ταλάντωσης.

4.3.2 Κυματοδηγός


Στο design μου για να πετύχω την συχνότητα ταλάντωσης 77 GHz είναι απαραίτητο να έχω πολύ μικρή επαγωγή L, μικρότερη από 40 pH. Αυτό γιατί οι varactors πρέπει να μην είναι πολύ μικροί ώστε η μεταβαλλόμενη χωρητικότητά τους να είναι συγκρίσιμη με το σύνολο των παρασιτικών χωρητικότητων που είναι συνδεδεμένες με την κάθοδο των varactors σε κάθε χρονικό σημείο της ταλάντωσης. Οι παρασιτικές χωρητικότητες που είναι οι κυρίαρχες στην περίπτωση του σχηματικού είναι όπως έχω αναφέρει στο κεφάλαιο 3 οι C_{gs} και C_{gd} των cross-coupled NMOS transistors.

Το μικρότερο πηνίο της τεχνολογίας έχει επαγωγή περίπου 95 pH. Οπότε βλέπουμε ότι δεν γίνεται να φτάσω τη συχνότητα των 77 GHz και να έχω και παράλληλα το εύρος που θέλω στη συχνότητα ταλάντωσης, γιατί αν το $L=95pH$ τότε οι varactors πρέπει να είναι αρκετά μικρότεροι

από τις ήδη υπάρχουσες παρασιτικές χωρητικότητες των τρανζίστορ, το οποίο όμως σημαίνει ότι δεν θα μεταβάλλεται η συχνότητα ταλάντωσης στο εύρος που επιθυμώ αλλά σε πολύ μικρότερο.

Ο μόνος τρόπος να έχω πολύ μικρή επαγωγή L είναι να πάρω αυτήν την επαγωγή από τα καλώδια. Ένα καλώδιο είναι ουσιαστικά δικτύωμα RLC. Το C και το R προφανώς είναι παρασιτικά για μένα, αλλά έτσι μπορώ να έχω πολύ μικρή επαγωγή της τάξης των 30 pH [1]. Όταν λέω καλώδιο εννοώ ένα ευθύ στρώμα από μέταλλο στο layout.

Η τεχνολογία όμως που χρησιμοποιώ δεν έχει καλώδια που να είναι απλά αγώγιμοι δρόμοι από μέταλλο στους οποίους μοντελοποιείται η επαγωγή L , η αντίσταση R και η χωρητικότητα C . Έχει κυματοδηγό και συγκεκριμένα τον συνεπίπεδο κυματοδηγό (*coplanar waveguide*).



Σχήμα 4.3.3 : Τομή ενός coplanar waveguide και του υποστρώματος

Στην παραπάνω δομή βλέπουμε τη μεταλλική γραμμή του σήματος να περιβάλλεται από άλλες δύο μεταλλικές γραμμές που δρουν ως “ασπίδες” (shields). Στις υψηλές συχνότητες το ρεύμα επιστρέφει από τις μεταλλικές γραμμές που δρουν ως “ασπίδες” ενώ σε DC λειτουργία το ρεύμα μπορεί να επιστρέφει και από άλλα μονοπάτια.

Στην περίπτωση μου χρησιμοποιώ μια παραλλαγή αυτής της βασικής δομής, τον συζευγμένο συνεπίπεδο κυματοδηγό (coupled coplanar waveguide). Η διαφορά είναι ότι έχουμε δύο μεταλλικές γραμμές στις οποίες διαδίδονται δύο διαφορετικά σήματα. Μεταξύ των δύο αυτών γραμμών δεν παρεμβάλλεται κάποια “ασπίδα”. Οι “ασπίδες” περιβάλλουν και τις δύο γραμμές εξωτερικά.

Ο λόγος που χρησιμοποιώ τον συζευγμένο συνεπίπεδο κυματοδηγό είναι η τοπολογία του κυκλώματος. Συγκεκριμένα, επειδή θέλω απλά να έχω μια επαγωγή L παίρνοντάς τη από καλώδια, θέλω απλά να χρησιμοποιώ τα δύο καλώδια σήματος του κυματοδηγού σαν να ήταν απλά οι δύο διαφορετικοί δρόμοι εξόδου της τοπολογίας. Επομένως βολεύει να έχω τον συζευγμένο συνεπίπεδο κυματοδηγό γιατί έτσι φαίνεται ότι τον χρησιμοποιώ απλά σαν δύο καλώδια που αναπόφευκτα έχουν μια σύζευξη μεταξύ τους (coupling) και όχι σαν κυματοδηγό κανονικό. Η επιλογή του συζευγμένου συνεπίπεδου κυματοδηγού βολεύει και στο layout γιατί οι διασυνδέσεις περιορίζονται ως προς το μήκος έχοντας έτσι πολύ μικρότερες παρασιτικές αντιστάσεις και χωρητικότητες από τα καλώδια διασύνδεσης των cross-coupled transistors και

των varactors με τον κυματοδηγό σε σχέση με την περίπτωση που χρησιμοποιώ τον απλό συνεπίπεδο κυματοδηγό.

Το μοντέλο του συζευγμένου συνεπίπεδου κυματοδηγού ονομάζεται *coupledcprw* στην βιβλιοθήκη rf9f1p της IBM. Οι παράμετροι αυτού του στοιχείου τελικά ορίστηκαν ως εξής:

Παράμετρος	Τιμή
Bandwidth max	40 GHz
Length	44 μm
Width	7 μm
distance	17 μm
s	13 μm
BEOL stack option	5_01_00_01_LD
Signal layer	LD
Crossing lines Model	Full plane
Full plane	None
Pattern fill	yes

Πίνακας 4.4 : Παράμετροι συνεπίπεδου κυματοδηγού

Σύμφωνα με τις παραπάνω παραμέτρους η συνολική επαγωγή του κυματοδηγού (του καλωδίου) είναι $L = 29.3311 \text{ pH}$. Όσον αφορά στα υπόλοιπα μεγέθη του κυματοδηγού,

$$C_{\text{κυματοδηγού}}(\text{χαμηλών συχνοτήτων}) = 4.32611 \text{ fF}$$

$$DC \text{ αντίσταση} = 0.0430168 \text{ Ohm}$$

$$M(\text{υψηλών συχνοτήτων}) = 8.67517 \text{ pF}$$

Πρέπει να τονιστεί ότι οι τιμές σε μερικές παραμέτρους πήραν την τιμή που έχουν λαμβάνοντας υπόψη μόνο το layout.

Συγκεκριμένα, επειδή οι δύο διαφορετικοί δρόμοι εξόδου στο layout είναι σε μέταλλο LD στους οποίους υπάρχουν επαφές από M1_2B σε LD που έχουν πλάτος 7 μm, κρίθηκε σωστό τα δύο καλώδια του κυματοδηγού που αντιστοιχούν στους δύο διαφορετικούς δρόμους εξόδου του κυκλώματος να έχουν ίδιο πλάτος με αυτούς τους δρόμους για να μην έχω αλλαγές της αντίστασης και του συντελεστή ανάκλασης στα σημεία που συνδέεται ο κυματοδηγός με το υπόλοιπο κύκλωμα. Έτσι στον κυματοδηγό width = 7μm και signal layer = LD. Οι παράμετροι distance (απόσταση μεταξύ των δύο καλωδίων σήματος του κυματοδηγού) και s (απόσταση μεταξύ του κάθε καλωδίου σήματος από το καλώδιο επιστροφής) επιλέχθηκαν με βάση τη σχεδίαση του layout με το σκεπτικό να μην υπάρχουν γωνίες στους δρόμους του σήματος εξόδου.


Η αμοιβαία επαγωγή M μεταξύ των καλωδίων σήματος του κυματοδηγού ρυθμίζεται μέσω και της παραμέτρου distance. Η μέγιστη τιμή της παραμέτρου αυτής είναι τα 20 μm ενώ εγώ έχω επιλέξει την τιμή 17 μm, επομένως η τιμή $M = 8.67517 \text{ pF}$ είναι σχετικά μικρή. Την επαγωγή L του κυματοδηγού την ρυθμίζω όπως θα ρυθμίζω την επαγωγή ενός κλασικού καλωδίου, δηλαδή μεταβάλλοντας το μήκος του.

Τέλος, πρέπει να τονιστεί ότι παρά το γεγονός ότι χρησιμοποιώ τον κυματοδηγό σαν απλά καλώδια, η ταλάντωση του κυκλώματος στην συχνότητα που θέλω δεν επιτυγχάνεται απλά επιλέγοντας μια τιμή για το μήκος του άρα και για την επαγωγή του. Από ό,τι φάνηκε μέσα από

πολλές προσομοιώσεις, υπάρχουν γενικά περιοχές τιμών μήκους του κυματοδηγού στις οποίες έχουμε ταλάντωση. Στο σχηματικό, τα μήκη του κυματοδηγού πρέπει να είναι υποπολλαπλάσια του μήκους κύματος που αντιστοιχεί στη συχνότητα ταλάντωσης ή κοντά σχετικά σε αυτά τα υποπολλαπλάσια. Στην περίπτωση μου το μήκος 44 μm είναι κοντά στην τιμή $\lambda/88$, όπου $\lambda = \frac{c}{f} = \frac{3 \cdot 10^8}{77 \cdot 10^9} \sim 3.9 \text{ mm}$.


Η παραπάνω παρατήρηση για το μήκος του κυματοδηγού δεν ισχύει απόλυτα. Υπάρχει και μία αλληλεπίδραση μεταξύ του μεγέθους της επαγωγής του κυματοδηγού και του μεγέθους της χωρητικότητας του varactor. Γενικά, ενώ θα ήταν λογικό να γίνεται, δε μπορούμε να κάνουμε τον varactor όσο μεγάλο γίνεται και παράλληλα τον κυματοδηγό όσο μικρό γίνεται, καθώς τότε δεν μπορούν να υπάρξουν ταλαντώσεις. Επομένως η επιλογή των τελικών τιμών για επαγωγή κυματοδηγού και χωρητικότητα varactor ήταν αποτέλεσμα πολλών δοκιμών.

Η επαγωγή L και το Q του κυματοδηγού σε μεγάλα και πιο μικρά εύρη συχνοτήτων υπολογίστηκαν με βάση το παρακάτω testbench:



Σχήμα 4.3.4 : testbench για υπολογισμό επαγωγής L και συντελεστή ποιότητας Q του coupledcpw κυματοδηγού

Στο παραπάνω testbench κάνω *sp analysis* και χρησιμοποιώ από τις ΥΡ παραμέτρους την Y11. Επειδή υπολογίζω μόνο την Y11, βραχυκυκλώνονται οι δύο έξοδοι του κυματοδηγού. Επίσης, λόγω του balun στην είσοδο του κυματοδηγού που κάνει το διαφορικό σήμα single-ended, υπολογίζω τελικά την συνολική επαγωγή και των δύο καλωδίων σήματος του κυματοδηγού. Δηλαδή είναι σαν να έχω το παρακάτω testbench, το οποίο διαπιστώθηκε ότι δίνει τα ίδια αποτελέσματα:




Σχήμα 4.3.5 : Ισοδύναμο testbench κυματοδηγού

Η επαγωγή L που θα προκύπτει από τον παρακάτω τύπο είναι διπλάσια σε σχέση με την επαγωγή του ενός καλωδίου του κυματοδηγού.


$$L = \frac{-1}{\omega * \text{Im}(Y_{11})} \quad (4.2)$$

$$Q = \frac{-\text{Im}(Y_{11})}{\text{Re}(Y_{11})} \quad (4.3)$$

Ακολουθούν διαγράμματα του L και του Q του κυματοδηγού σε διάφορα εύρη συχνοτήτων.




Σχήμα 4.3.6 : L κυματοδηγού coupledcprw από 1GHz ως 10THz




Σχήμα 4.3.7 : Q coupledcprw κυματοδηγού από 1GHz ως 10THz

Όπως φαίνεται στα δύο παραπάνω διαγράμματα ο κυματοδηγός έχει επαγωγική συμπεριφορά μέχρι τη συχνότητα 947GHz, μετά είναι χωρητική μέχρι τη συχνότητα 1832GHz και αφού γίνεται για λίγο επαγωγική άλλες δύο φορές, μετά χάνει εντελώς την επαγωγική συμπεριφορά του. Για μεγαλύτερη λεπτομέρεια στις περιοχές συχνοτήτων που με ενδιαφέρουν παραθέτω τα παρακάτω διαγράμματα:




Σχήμα 4.3.8 : L coupledcprw κυματοδηγού από 1GHz ως 500GHz

Στο προηγούμενο διάγραμμα βλέπουμε ότι το L στα 77GHz είναι πολύ κοντά στην ελάχιστη τιμή που παρουσιάζει στην περιοχή λειτουργίας μέχρι τη συχνότητα 900GHz.




Σχήμα 4.3.9 : Q coupledcprw κυματοδηγού από 1GHz ως 2THz

Παραπάνω φαίνεται ότι είναι $Q_{\text{κυματοδηγού}} = 24.57$ στα 77GHz. Οι συχνότητες αυτοσυντονισμού είναι στα 947.7GHz, 1832GHz και σε άλλες τρεις μεγαλύτερες. Επίσης η συχνότητα peak-Q στην οποία μεγιστοποιείται το Q είναι κοντά στα 400GHz, αρκετά μακριά δηλαδή από την περιοχή στην οποία θα ταλαντώνει ο VCO. Το ιδανικό θα ήταν η συχνότητα peak-Q του κυματοδηγού με τις διαστάσεις που έχω ορίσει να βρίσκεται κοντά στην περιοχή συχνοτήτων ταλάντωσης του VCO.



Σχήμα 4.3.10 : L coupled resonator κυματοδηγού στο εύρος συχνοτήτων που λειτουργεί ο VCO



Σχήμα 4.3.11 : Q coupled resonator κυματοδηγού στο εύρος συχνοτήτων που λειτουργεί ο VCO

Από τα παραπάνω διαγράμματα βλέπουμε ότι στα 77GHz είναι

$$L_{\text{κυματοδηγού}} = 30.92 \text{ pH}$$

$$Q_{\text{κυματοδηγού}} = 24.57$$


Η τιμή $L = 30.92 \text{ pH}$ που μεταβάλλεται ελάχιστα στην περιοχή λειτουργίας του VCO, είναι πολύ κοντά στην τιμή $L = 29.3311 \text{ pH}$ που είναι η επαγωγή χαμηλών συχνοτήτων που δίνει η καρτέλα με τις παραμέτρους του κυματοδηγού. Επίσης πρέπει να σημειωθεί ότι από τις προσομοιώσεις το L σε χαμηλές συχνότητες ξεκινά από μεγάλες τιμές και καταλήγει περίπου στα 30.9 pH κοντά στα 80GHz . Στη συνέχεια πάλι αυξάνεται και φτάνει σε μια μέγιστη τιμή λίγο πριν αποκτήσει χωρητική συμπεριφορά.

Τέλος, αφού $L=30.92\text{pH}$ στα 77GHz , το κάθε καλώδιο σήματος του κυματοδηγού μπορούμε να πούμε ότι έχει $L_{single-wire} = 15.46 \text{ pH}$, γιατί όπως είπα υπολογίζω τη συνολική επαγωγή των δύο καλωδίων σήματος τα οποία στο testbench είναι συνδεδεμένα σε σειρά.


4.3.3 Varactor

Ως varactor χρησιμοποιώ το στοιχείο *havar* από τη βιβλιοθήκη *cms9flp*. Πρόκειται για “Hyper-Abrupt (HA) Junction Varactor”, δηλαδή varactor ένωσης pn που έχει το χαρακτηριστικό να είναι hyper-abrupt.

Οι χαρακτηρισμοί “abrupt” και “hyper-abrupt” έχουν να κάνουν με το προφίλ και την κατανομή των προσμίξεων στο πυρίτιο.




Σχήμα 4.3.12 : προφίλ προσμίξεων για “Abrupt Varactor”




Σχήμα 4.3.13 : προφίλ προσμίξεων για “Hyper-Abrupt Varactor”

Παραπάνω παρατηρούμε τη διαφορά στη συγκέντρωση των προσμίξεων για “Abrupt Varactor” και για “Hyper-Abrupt Varactor” [13]. Αυτή η διαφορά μεταφράζεται στην παρακάτω διαφορά στην χαρακτηριστική C-V (χωρητικότητας – τάσης):



Σχήμα 4.3.14 : Χαρακτηριστική C-V για “Abrupt Varactor”




Σχήμα 4.3.15 : Χαρακτηριστική C-V για “Hyper-Abrupt Varactor”

Στα δύο παραπάνω διαγράμματα το V_0 είναι το ενσωματωμένο δυναμικό της ένωσης pn και V η εφαρμοζόμενη ανάστροφη πόλωση.

Η κλίση της $\log C - \log V$ χαρακτηριστικής για έναν varactor ορίζεται ως γ (gamma) [13]. Για έναν ιδανικό “Abrupt Varactor” είναι $\gamma = 0.5$. Στην πράξη είναι συνήθως $\gamma = 0.47$. Το γ είναι το n στον τύπο (3.22).

Σε έναν “Hyper-Abrupt Varactor” η κλίση γ της καμπύλης C-V δε μένει σταθερή, εν αντιθέσει με τον “Abrupt Varactor” στον οποίο η κλίση γ είναι σταθερή. Μόνο όταν η ανάστροφη τάση μεταβάλλεται σε μια στενή περιοχή τάσεων μπορούμε να πούμε ότι ο “Hyper-Abrupt Varactor” έχει σταθερή κλίση γ σε αυτή την περιοχή. Η μη σταθερή κλίση της C-V χαρακτηριστικής του varactor που χρησιμοποιώ οδηγεί σε μη σταθερό κέρδος για τον VCO για τάσεις στην άνοδο από 0V ως 1V, κάτι το οποίο θα επαληθευθεί παρακάτω.

Το σχηματικό μοντέλο του varactor *havar* που χρησιμοποιώ είναι το ακόλουθο:



Σχήμα 4.3.16 : μοντέλο havar

όπου

- *xhav* είναι η διάδος “Hyper-Abrupt” ένωσης
- *Rma*, *Rmc*, *R12*, *R34* είναι οι παρασιτικές αντιστάσεις
- *Cparatot* είναι η παρασιτική χωρητικότητα ανάμεσα στην καλωδίωση της ανόδου και της καθόδου
- *Dnsx* είναι η παρασιτική διάδος (πηγάδι N με υπόστρωμα τύπου p)
- *Rsx* είναι η αντίσταση του υποστρώματος


Οι παράμετροι των δύο havar στο κύκλωμα που σχεδίασα είναι:

Παράμετρος	Τιμή
Specify cap by geometry	επιλεγμένο
Number of anodes	4
Anode Width	2.5 μm
Anode Length	2 μm
Cathode Width	2.52 μm
Connect Anodes	επιλεγμένο
Multiplicity	1

Πίνακας 4.5 : Παράμετροι varactor havar

Με αυτές τις παραμέτρους η χωρητικότητα του varactor για μηδενική πόλωση είναι $C_0 = 50.54964 \text{ fF}$. Η παράμετρος “Cathode Width” ορίστηκε στα 2.52 μm για λόγους DRC στο layout.

Η χαρακτηριστική C – V αυτού του varactor υπολογίστηκε με το παρακάτω testbench:




Σχήμα 4.3.17 : testbench για υπολογισμό C-V του havar

Όπως φαίνεται παραπάνω, την κάθοδο την έχω σταθερά πολωμένη στα 1.2V γιατί περίπου αυτή είναι και η πόλωσή της στο συνολικό κύκλωμα του VCO, καθώς η DC αντίσταση του κυματοδηγού είναι 0.043 Ohm και με ρεύμα 8 mA η πτώση τάσης από την τροφοδοσία μέχρι την κάθοδο του κάθε varactor είναι 0.34 mV, άρα πολύ μικρή. Για να πάρω την C-V χαρακτηριστική που θέλω, κάνω *sp analysis* μεταβάλλοντας με sweep την τάση στην άνοδο του varactor. Να σημειωθεί επίσης ότι ο κόμβος (sub!) πρέπει να είναι συνδεδεμένος στη γη.

Η χωρητικότητα του varactor για διάφορες πολώσεις υπολογίζεται από τον τύπο

$$C = \frac{Im(Y_{11})}{\omega} \tag{4.4}$$

στη συχνότητα των 77.4 GHz. Τα αποτελέσματα φαίνονται στο παρακάτω διάγραμμα:




Σχήμα 4.3.18 : C-V χαρακτηριστική varactor

Από την χαρακτηριστική C-V μπορούμε να εξάγουμε το εύρος ρύθμισης συχνότητας του varactor. Αυτό δίνεται από τον τύπο (3.20) και είναι

$$\text{Εύρος ρύθμισης συχνότητας varactor} = \frac{C_{max} - C_{min}}{C_{max} + C_{min}} = \frac{(43.17 - 35.55)fF}{(43.17 + 35.55)fF} \sim 0.097 \text{ ή } 9.7\%$$

Το εύρος αυτό όπως βλέπουμε είναι σχεδόν 10%, το τυπικό δηλαδή εύρος ρύθμισης συχνότητας για κάθε ολοκληρωμένο varactor σύμφωνα με την βιβλιογραφία.

Από ό,τι αποδείχθηκε και για άλλες συχνότητες που είναι μέσα στην περιοχή λειτουργίας του VCO, η χαρακτηριστική C-V είναι ακριβώς η ίδια. Γενικά όμως η χωρητικότητα δεν είναι ανεξάρτητη ως προς τη συχνότητα μετρώντας την παράμετρο Y_{11} , απλά η περιοχή συχνοτήτων στις οποίες ταλαντώνει ο VCO είναι σχετικά μικρή οπότε σε αυτή την περιοχή η χωρητικότητα φαίνεται σχεδόν ανεξάρτητη από τη συχνότητα. Κάνοντας *sp analysis* μεταβάλλοντας τη συχνότητα και έχοντας την πόλωση σταθερή (άνοδος στα 0.6V και κάθοδος στα 1.2V) η χωρητικότητα συναρτήσει της συχνότητας μεταβάλλεται ως εξής:



Σχήμα 4.3.19 : Χωρητικότητα varactor συναρτήσει συχνότητας για πόλωση -0.6V


Προφανώς για διαφορετική πόλωση αλλάζει και η μέγιστη χωρητικότητα από την οποία ξεκινά η προηγούμενη καμπύλη.

Όσον αφορά στο Q του varactor, αυτό υπολογίστηκε για διάφορες πολώσεις κάνοντας *sp analysis* και sweep στην τάση ανόδου του varactor στο ίδιο testbench. Έτσι χρησιμοποιώντας τον τύπο

$$Q = \frac{\text{Im}(Y_{11})}{\text{Re}(Y_{11})} \quad (4.5)$$

προκύπτει το παρακάτω διάγραμμα. Όπως επαληθεύεται στο διάγραμμα, όταν η ανάστροφη πόλωση του varactor αυξάνεται, αυξάνεται και το Q του. Αυτό εξηγείται χονδρικά ως εξής:

Θεωρώντας το απλοϊκό ισοδύναμο μοντέλο σε συνδεσμολογία σειράς για έναν πυκνωτή,




Σχήμα 4.3.20 : Ισοδύναμο για έναν πυκνωτή

το Q θα δίνεται από τον τύπο (3.6) που δίνεται ξανά παρακάτω:

$$Q = \frac{1}{2\pi f * R_S * C} \quad (4.6)$$

Αυτό το μοντέλο μπορεί να χρησιμοποιηθεί για έναν varactor που ρυθμίζει τη συχνότητα ταλάντωσης, γιατί η περιοχή απογύμνωσης στην pn ένωση είναι ουσιαστικά ένας πυκνωτής και η μη απογυμνωμένη περιοχή είναι χονδρικά μια καθαρή αντίσταση [13]. Όταν η ανάστροφη πόλωση αυξάνεται, η περιοχή απογύμνωσης αυξάνεται. Αυτό έχει ως αποτέλεσμα να μειώνεται η χωρητικότητα ένωσης της περιοχής αυτής και παράλληλα να μειώνεται και η αντίσταση της μη απογυμνωμένης περιοχής αφού αυτή μικραίνει σε μήκος. Έτσι για αυτό το λόγο αυξάνεται το Q όταν αυξάνεται η ανάστροφη πόλωση του varactor.



Σχήμα 4.3.21 : Q varactor συναρτήσσει της τάσης στην άνοδο

Και εδώ η κάθοδος είναι στα 1.2V. Όταν αυξάνεται η τάση στην άνοδο, μειώνεται η ανάστροφη πόλωση του varactor.

4.3.4 Καθρέφτης ρεύματος

Ο τύπος του καθρέφτη ρεύματος που χρησιμοποιώ είναι αυτός του σχήματος 3.3.9 και έχει αναλυθεί στην παράγραφο 3.3.4. Οι τελικές παράμετροι για τον καθρέφτη ρεύματος είναι οι εξής:

Παράμετρος	Τιμή
Ρεύμα πόλωσης I_{BIAS}	7.646 mA
Ρεύμα I_{IN}	2.078 mA
I_{BIAS}/I_{IN}	3.68
Μήκος L καναλιού τρανζίστορ	100 nm
Πλάτος καναλιού W διοδικά συνδεδεμένου τρανζίστορ	15 μm
Πλάτος καναλιού W τρανζίστορ πόλωσης	60 μm
Αντίσταση	270.84 Ohm

Πίνακας 4.6 : Παράμετροι καθρέφτη ρεύματος

Τα δύο *lvtnfet_rf* τρανζίστορ του καθρέφτη ρεύματος χωρίστηκαν σε **δύο multiples** το καθένα ώστε να γίνει καλύτερα το ταίριασμά τους (matching).

Το διοδικά συνδεδεμένο τρανζίστορ M_3 (στο σχήμα 3.3.9) του καθρέφτη ρεύματος έχει τα εξής χαρακτηριστικά:

Παράμετρος	Τιμή
Width Single Finger	1.5 μm
Width All Fingers	15 μm
Length	100 nm
Number of Fingers	10
Multiplicity	1
Num CA columns	2
Substrate Type	none

Πίνακας 4.7 : Παράμετροι διοδικά συνδεδεμένου τρανζίστορ

Το πεδίο “Multiplicity” είναι 1, αλλά έχω δύο multiples γιατί τα ορίζω στο πεδίο “Instance Name” με τη μορφή “T3<0:1>”, γιατί μόνο με αυτό τον τρόπο το Layout XL φέρνει τα layout views των δύο multiples του τρανζίστορ στο layout. Επίσης, στο πεδίο “Substrate Type” δεν έχω επιλέξει το “ring” γιατί θέλω να έχω κοντά όλα τα multiples των δύο τρανζίστορ και να ενώνω απευθείας τις πύλες τους με μέταλλο M1. Σημειώνεται ότι το ring γύρω από ένα *lvtnfet_rf* στο layout είναι από πάνω συνδεδεμένο με μέταλλο M1, για αυτό και δε θέλω να έχω ring στα τρανζίστορ του καθρέφτη ρεύματος, ώστε να μπορώ να κάνω συνδέσεις με λιγότερα μέταλλα.

Το τρανζίστορ πόλωσης M_4 (στο σχήμα 3.3.9) του καθρέφτη ρεύματος έχει τα εξής χαρακτηριστικά:

Παράμετρος	Τιμή
Width Single Finger	1.5 μm
Width All Fingers	60 μm
Length	100 nm
Number of Fingers	40
Multiplicity	1
Num CA columns	2
Substrate Type	none

Πίνακας 4.8 : Παράμετροι τρανζίστορ πόλωσης

Και σε αυτό το *lvtnfet_rf* τρανζίστορ όπως έχω πει έχω δύο multiples. Είναι $\frac{(W/L)_4}{(W/L)_3} = 4$, για αυτό το λόγο και τα fingers των δύο τρανζίστορ του καθρέφτη ακολουθούν αυτόν τον λόγο (40/10).

Η αντίσταση που χρησιμοποιώ είναι από τη βιβλιοθήκη *cms9flr* και το μοντέλο της είναι το *oprrcres (OP P+ well PC Resistor)*. Πρόκειται για μια αντίσταση από πολυπυρίτιο (Polysilicon, PC σύμφωνα με την IBM) πάνω από P+ πηγάδι (το υπόστρωμα είναι τύπου P ή P-). Στο σχηματικό έχω δύο ίδιες αντιστάσεις παράλληλα μεταξύ τους με διπλάσια προφανώς τιμή σε σχέση με την τιμή που έχει υπολογιστεί για να έχω το ρεύμα I_{IN} που θέλω. Έχω δύο ίδιες αντιστάσεις παράλληλα αντί για μία μόνο και μόνο για λόγους συμμετρίας του layout.

Η καθεμία από τις δύο ίδιες αντιστάσεις έχει τις εξής παραμέτρους:

Παράμετρος	Τιμή
Back plate	P-well
Specify res by geometry	επιλεγμένο
Width	2 μm
Length	3.26 μm
Multiplicity	1

Πίνακας 4.9 : Παράμετροι αντίστασης καθρέφτη ρεύματος

4.4 DC ανάλυση VCO


Μετά από DC ανάλυση του κυκλώματος του VCO, προέκυψαν τα παρακάτω αποτελέσματα (επειδή τα αποτελέσματα που αναρτώνται στο σχηματικό δεν είναι εμφανή αν κάνω το σχηματικό εικόνα, τα παραθέτω όλα σε μορφή πίνακα):

DC ανάλυση VCO	
Τάση τροφοδοσίας	1.2 V
Συνολική κατανάλωση ρεύματος	9.724 mA
Αντιστάσεις	
Ρεύμα I_{IN}	2.078 mA
Ρεύμα σε κάθε αντίσταση	1.039 mA
Πτώση τάσης πάνω σε κάθε αντίσταση (παράλληλες)	562.4 mV
Τιμή της κάθε αντίστασης	541.1 Ohm
Διοδικά συνδεδεμένο τρανζίστορ καθρέφτη ρεύματος	
Τάση κατωφλίου V_t	548.4 mV
Αγωγιμότητα εξόδου g_{ds}	1.054 mS
Ρεύμα υποδοχής I_{DS}	2.078 mA (1.039mA στο κάθε multiple)
Τάση V_{GS}	637.6 mV
Τάση V_{DS}	637.6 mV
Διαγωγιμότητα g_m	8.021 mS
Τρανζίστορ πόλωσης καθρέφτη ρεύματος	
Τάση κατωφλίου V_t	554 mV
Αγωγιμότητα εξόδου g_{ds}	4.311 mS
Ρεύμα υποδοχής I_{DS} (I_{BIAS})	7.646 mA (3.823mA στο κάθε multiple)
Τάση V_{GS}	637.6 mV
Τάση V_{DS}	540.3 mV
Διαγωγιμότητα g_m	30.51 mS (του κάθε multiple)
Cross-coupled τρανζίστορ	
Τάση κατωφλίου V_t	565.5 mV
Αγωγιμότητα εξόδου g_{ds}	3.781 mS
Ρεύμα υποδοχής I_{DS}	3.823 mA ($I_{BIAS}/2$)
Τάση V_{GS}	659.5 mV
Τάση V_{DS}	659.5 mV
Διαγωγιμότητα g_m	28.7 mS
Τάση υποδοχής και πύλης cross-coupled τρανζίστορ	1.2 V

Πίνακας 4.10 : dc παράμετροι VCO

Η πτώση τάσης πάνω στον κυματοδηγό είναι σχεδόν μηδενική όπως φαίνεται και από την DC ανάλυση. Αυτό γιατί η DC αντίστασή του είναι πολύ μικρή, 0.043 Ohm.


Στη συνέχεια δείχνω γιατί η διαγωγιμότητα $g_m = 28.7 \text{ mS}$ των cross-coupled τρανζίστορ είναι αρκετή για να αρχίσει η ταλάντωση. Στο παρακάτω testbench έχω το κύκλωμα συντονισμού του VCO. Κάνοντας *sp analysis* και παίρνοντας από αυτή το πραγματικό μέρος της παραμέτρου Y_{11} , έχουμε ουσιαστικά υπολογίσει τις απώλειες του κυκλώματος συντονισμού του VCO σε μορφή αγωγιμότητας. Να θυμίσω ότι αυτές οι συνολικές απώλειες στο κύκλωμα συντονισμού έχουν οριστεί στο κεφάλαιο 3 στο σχήμα 3.2.11 ως $\frac{1}{2R_p}$ σε μορφή αγωγιμότητας. Επομένως το $Re(Y_{11})$ θα το πολλαπλασιάσω επί 2, παίρνοντας έτσι το $\frac{1}{R_p}$ ώστε να δείξω ότι ισχύει η σχέση (3.16) από τη θεωρία $g_m > \frac{1}{R_p}$.



Σχήμα 4.4.1 : testbench κυκλώματος συντονισμού του VCO

Την κάθοδο των varactors την πολώνω στα 1.2V όπως και στο σχηματικό με τον ίδιο ακριβώς τρόπο που πολώνεται και στο σχηματικό, δηλαδή η τροφοδοσία είναι στο ένα άκρο του κυματοδηγού.

Όταν πολώνω με 0.6V την άνοδο των varactors, τότε το $Re(Y_{11})$ είναι το παρακάτω για συχνότητες μέχρι 200GHz:




Σχήμα 4.4.2 : $Re(Y_{11})$ ως προς συχνότητα του κυκλώματος συντονισμού VCO με -0.6V πόλωση στους varactors

Από ό,τι φαίνεται παραπάνω είναι $Re(Y_{11}) = 6.044 \text{ mS}$ στα 77.3 GHz. Επομένως το μέγεθος που με ενδιαφέρει είναι το $2 * Re(Y_{11}) = 12.088 \text{ mS}$. Είναι

$$\frac{g_m}{\frac{1}{R_p}} = \frac{g_m}{2 * Re(Y_{11})} = \frac{28.7 \text{ mS}}{12.088 \text{ mS}} = 2.374$$

Άρα στα 77.3 GHz είναι $g_m > \frac{1}{R_p}$ περισσότερο από δύο φορές, οπότε σίγουρα ξεκινά η ταλάντωση.

Για τον VCO στην περιοχή συχνοτήτων που ταλαντώνεται, προφανώς η διαγωγιμότητα των τρανζίστορ είναι αρκετή με μεταβαλλόμενες τις ωμικές απώλειες του κυκλώματος συντονισμού. Οι μεταβαλλόμενες ωμικές απώλειες του κυκλώματος συντονισμού για διαφορετική ανάστροφη πόλωση του varactor φαίνονται παρακάτω:



Σχήμα 4.4.3 : $Re(Y_{11})$ για πόλωση της ανόδου των varactors από 0V ως 1V

Από ό,τι φαίνεται, η g_m των cross-coupled transistors είναι τουλάχιστον 2 φορές μεγαλύτερη από τις απώλειες για όλη την περιοχή τάσεων εισόδου του VCO.

4.5 Transient ανάλυση του VCO

Με την transient ανάλυση μπορούμε να παρατηρήσουμε το σήμα του VCO στο χρόνο. Έτσι μπορούμε να δούμε και το πλάτος του σήματος και το μεταβατικό στάδιο που χρειάζεται ο VCO μέχρι να φτάσει το πλάτος σταθερής κατάστασης (steady state).

Πρώτα πρέπει να ρυθμίσουμε τις παραμέτρους της transient ανάλυσης στο ADE L. Στο **Accuracy Defaults** επιλέγουμε **conservative**. Τα αποτελέσματα από την transient είναι αξιόπιστα μόνο όταν είναι επιλεγμένη αυτή η παράμετρος. Αν επιλεγθεί κάποια από τις άλλες δύο παραμέτρους (*moderate* ή *liberal*) τότε ενδεχομένως να μην ξεκινάει να ταλαντώνεται ο VCO. Οπότε πάντα μόνο conservative όταν κάνουμε προσομοίωση του VCO που εμπεριέχει την transient ανάλυση (όπως η PSS ανάλυση).

Η δεύτερη σημαντική παράμετρος που πρέπει να οριστεί είναι το μέγιστο βήμα της transient ανάλυσης, το *maxstep* στην καρτέλα *Time step*. Αν δεν οριστεί με κατάλληλη τιμή, ενδέχεται να μην μπορεί ο Spectre να προσομοιώσει σωστά το κύκλωμα με αποτέλεσμα να μην ταλαντώνει ο VCO. Η κατάλληλη τιμή στην περίπτωσή μου είναι **maxstep = 2 ps**. Προφανώς το βήμα της transient είναι μικρότερο και μεταβλητό κατά τη διάρκεια της προσομοίωσης.

Η πιο καίρια παράμετρος για την transient ανάλυση στην περίπτωση του ταλαντωτή είναι η μέθοδος ολοκλήρωσης που χρησιμοποιείται από τον αλγόριθμο του Spectre. Όταν έχουμε γενικά συντονισμούς σε ένα κύκλωμα και τρέχουμε transient ανάλυση, πρέπει να ορίζεται ως τέτοια μέθοδος η **traponly**. Στην περίπτωση του VCO, αν δεν οριστεί αυτή η μέθοδος ολοκλήρωσης τότε απλά δεν ταλαντώνει το κύκλωμα. Την επιλέγουμε στην καρτέλα *Algorithm* στο *Integration Method Parameters*.

Στο κύκλωμα του VCO, μετατρέπω το διαφορικό σήμα σε single-ended (και χωρίς την πόλωση στα 1.2V) χρησιμοποιώντας το στοιχείο *vcvs* (voltage controlled voltage source) από την analogLib βιβλιοθήκη. Η παράμετρος “voltage gain” σε αυτό το στοιχείο είναι ορισμένη ως 1. Η αντίσταση εξόδου του συνολικού κυκλώματος λόγω του στοιχείου *vcvs* είναι άπειρη.


Το single-ended σήμα έχει διπλάσιο πλάτος από το σήμα στις δύο εξόδους του κυκλώματος. Αυτό φαίνεται και στα παρακάτω σχήματα στο steady-state σήμα.

Φορτίο εξόδου του VCO


Ως φορτίο έχω βάλει όπως φαίνεται στο σχήμα 4.2.1 ένα χωρητικό φορτίο. Αυτό γιατί συνήθως η έξοδος του VCO πηγαίνει στην είσοδο ενός μίκτη, επομένως στις πύλες MOS τρανζίστορ. Επέλεξα για την περίπτωση του σχηματικού το φορτίο αυτό να είναι **100 fF**. Έτσι σε

καθεμία από τις δύο εξόδους του VCO έχω έναν πυκνωτή ιδανικό που το ένα άκρο του είναι συνδεδεμένο στην έξοδο και το άλλο στη γη.

Τρέχοντας transient ανάλυση για 100 ns χρόνο προσομοίωσης, το single-ended σήμα εξόδου του VCO φαίνεται παρακάτω.




Σχήμα 4.5.1 : transient single-ended σήμα εξόδου του VCO




Σχήμα 4.5.2 : transient single-ended σήμα εξόδου VCO κατά το μεταβατικό στάδιο πριν φτάσει το steady-state πλάτος

Στο σχήματα αυτά φαίνεται η συνεχής ενίσχυση του σήματος ταλάντωσης μέχρι αυτό να φτάσει το steady-state πλάτος.



Σχήμα 4.5.3 : transient σήμα κατά την έναρξη της ταλάντωσης



Σχήμα 4.5.4 : transient single-ended σήμα εξόδου VCO κατά τη σταθερή κατάσταση

Ο VCO καταλήγει στην σταθερή κατάσταση ταλάντωσης μετά από κάποιο μικρό χρονικό διάστημα. Αυτό το διάστημα εξαρτάται από την πόλωση του varactor. Μιλώ για την πόλωση που έχει όταν ξεκινάει η transient ανάλυση και όχι για την πόλωση που έχει αν την μεταβάλω κατά τη διάρκεια μιας transient ανάλυσης. Εξάλλου αναφέρομαι στο μεταβατικό στάδιο το οποίο υπάρχει μόνο στην αρχή μιας transient ανάλυσης.


Όταν η ανάστροφη πόλωση αυξάνεται (κατά απόλυτη τιμή) τότε αυτό το διάστημα μικραίνει. Αντίθετα, όταν η ανάστροφη πόλωση μειώνεται, το διάστημα σταθεροποίησης αυξάνει. Αυτό εξηγείται απλά ως εξής:

Όταν η ανάστροφη πόλωση αυξάνει τότε όπως έχω εξηγήσει μικραίνει η αντίσταση σειράς των varactors αφού μεγαλώνει η περιοχή απογύμνωσής τους. Αυτό οδηγεί σε μικρότερες ωμικές απώλειες συνολικά, επομένως η διαγωγιμότητα g_m των τρανζίστορ είναι περισσότερο επαρκής κατά την έναρξη της ταλάντωσης σε σχέση με πριν με αποτέλεσμα να είναι πιο γρήγορη η σταθεροποίηση της ταλάντωσης. Αντίθετα, όταν η ανάστροφη πόλωση μειώνεται τότε αυξάνεται η αντίσταση σειράς των varactors μεγαλώνοντας τις ωμικές απώλειες του κυκλώματος συντονισμού. Για αυτό και χρειάζεται μεγαλύτερος χρόνος για να σταθεροποιηθεί η ταλάντωση.

Για ανάστροφη πόλωση $-0.6V$ που αντιστοιχεί σε συχνότητα 77.3 GHz περίπου, το διάστημα αυτό είναι περίπου 2.5 ns , δηλαδή πολύ μικρό. Για ανάστροφη πόλωση -1.2 V που είναι και η μέγιστη (κατά απόλυτη τιμή) δεδομένου του εύρους τάσης της ανόδου των varactors, το διάστημα σταθεροποίησης είναι περίπου 2 ns . Για ανάστροφη πόλωση $-0.2V$ που είναι και η ελάχιστη κατά απόλυτη τιμή το διάστημα σταθεροποίησης είναι 2.7 ns περίπου.

Αυτό το φαινόμενο της μεταβολής του χρόνου σταθεροποίησης του πλάτους της ταλάντωσης όταν αλλάζει η πόλωση των varactors είναι πολύ πιο έντονο στην extracted (από το layout) εκδοχή του VCO.


Όσον αφορά στο πλάτος της ταλάντωσης στην σταθερή κατάσταση λειτουργίας μετά τα μεταβατικά φαινόμενα, για σταθερή πόλωση του varactor μένει σταθερό. Όταν μεταβάλλεται η πόλωση του varactor μεταβάλλοντας την τάση ανόδου τότε μεταβάλλεται και αυτό. Αυτό φαίνεται στο παρακάτω σχήμα, όπου μεταβάλλω την τάση ανόδου των varactors με έναν παλμό πεπερασμένου χρόνου ανόδου και καθόδου.



Σχήμα 4.5.5 : Single-ended σήμα εξόδου VCO και σήμα εισόδου VCO (net5)

Στο παραπάνω σχήμα ο παλμός εισόδου έχει 20ns χρόνο ανόδου, 20ns χρόνο καθόδου, 10ns εύρος και 5ns καθυστέρηση ώστε να προλάβει ο VCO να φτάσει στη σταθερή κατάσταση. Παρατηρούμε ότι όσο μικρότερη είναι η ανάστροφη πόλωση των varactors (δηλαδή όσο μεγαλύτερη η τάση εισόδου) τόσο μικρότερο είναι το πλάτος του ημιτονικού σήματος ταλάντωσης του VCO και αντίστροφα.

Το μεγαλύτερο πλάτος ταλάντωσης στην κάθε έξοδο του VCO είναι $A_{max} = 430\text{mV}$ ($860\text{mV} / 2$) για είσοδο στον VCO $0V$. Το μικρότερο πλάτος ταλάντωσης στην κάθε έξοδο είναι $A_{min} = 345.15\text{mV}$ για είσοδο $1V$. Αυτά φαίνονται παρακάτω όπου βέβαια το σήμα είναι single-ended, οπότε έχει διπλάσιο πλάτος από το διαφορικό.



Σχήμα 4.5.6 : πλάτος single-ended σήματος εξόδου του VCO για είσοδο τον προηγούμενο παλμό από 0V σε 1V

Στο παραπάνω σχήμα έχει χρησιμοποιηθεί η συνάρτηση peak από το calculator του virtuoso.


Αξίζει να τονιστεί ότι για να βλέπουμε το πλάτος του ημιτονικού σήματος του VCO στη σταθερή κατάσταση σταθερό στο χρόνο όταν φυσικά η είσοδος είναι σταθερή, πρέπει το step της transient ανάλυσης να είναι πολύ μικρό και συγκεκριμένα μικρότερο από 200 fs. Εγώ για τα παραπάνω αποτελέσματα χρησιμοποίησα step 100 fs στην transient ανάλυση.

Πρέπει να θυμίσω ότι οι διαφορικές έξοδοι του VCO βρίσκονται σε dc τάση 1.2V. Οπότε, το σήμα σε κάθε διαφορική έξοδο έχει μέγιστο θετικό peak τα $1.2 + 0.43 = 1.63V$ και αντίστοιχα μέγιστο αρνητικό τα $1.2V - 0.43V = 0.77V$. Αυτό όταν η είσοδος του varactor είναι στα 0V.

Όταν η είσοδος του varactor είναι στο 1V τότε όπως έχω πει το πλάτος της ταλάντωσης είναι 345.15mV, οπότε το σήμα σε κάθε έξοδο του VCO φτάνει μέχρι τα $1.2V + 0.34515V = 1.54515V$ και αντίστοιχα τα $1.2 - 0.34515 = 0.85485V$. Αυτή η περίπτωση είναι και η πιο κρίσιμη, γιατί έχοντας την άνοδο του varactor στο 1V, στο αρνητικό peak του σήματος εξόδου του VCO που είναι 0.85485V ο varactor είναι ορθά πολωμένος έχοντας πόλωση $1V - 0.85485V = 145.15mV$. Παρ'όλα αυτά το ρεύμα που ρέει στον varactor εξαιτίας αυτής της πόλωσης είναι πολύ μικρό σε σχέση με το ρεύμα πόλωσης του VCO και συγκεκριμένα είναι 5.85 pA. Οπότε μπορούμε με ασφάλεια να πούμε ότι ποτέ δεν πολώνεται ορθά ο varactor για οποιαδήποτε τάση στην είσοδο του VCO από 0V ως 1V. Επίσης επιβεβαιώνεται και η σχέση (3.23) σύμφωνα με την οποία το ρεύμα που διαρρέει τον varactor για ορθή πόλωση 200mV είναι αμελητέο, καθώς στην περίπτωσή μου η ορθή πόλωση φτάνει μέχρι 145.15mV.

Στο παρακάτω σχήμα επιβεβαιώνεται ότι ο varactor που χρησιμοποιώ πολώνεται ορθά για ορθή τάση πόλωσης 607.6mV καθώς τότε το ρεύμα του είναι 1 μΑ. Ενδεικτικά, για ορθή τάση πόλωσης 340.5mV το ρεύμα στον varactor είναι 1nA. Οπότε τα 5.85pA για ορθή τάση πόλωσης 145.15mV δείχνουν ότι ο varactor δεν είναι ορθά πολωμένος.

Τέλος, σημειώνεται ότι τα plots του μοντέλου του varactor havar στο model guide της τεχνολογίας για το ρεύμα διαρροής επιβεβαιώθηκαν στο παρακάτω σχήμα (δε φαίνεται βέβαια), καθώς όσο μεγαλώνει η ανάστροφη πόλωση μεγαλώνει και το ρεύμα διαρροής στον varactor.



Σχήμα 4.5.7 : I-V χαρακτηριστική του varactor *havar*

4.6 PSS ανάλυση (Periodic Steady-State) και Pnoise ανάλυση

Η PSS ανάλυση τρέχει πρώτα μία transient ανάλυση για χρόνο που έχει οριστεί στην παράμετρο *tstab* και κατόπιν χρησιμοποιεί την τελευταία περίοδο του σήματος εξόδου του VCO για να υπολογίσει την συχνότητά του. Γενικά η πιο ακριβής μέθοδος υπολογισμού της συχνότητας ενός σήματος είναι μέσω μέτρησης της περιόδου στο transient σήμα. Παρ'όλα αυτά, τα αποτελέσματα της PSS είναι πολύ χρήσιμα όταν έχω περιοδικά σήματα.

Ρυθμίσεις PSS ανάλυσης

Ως *Engine* επιλέγω την *Harmonic Balance*, στο πεδίο Beat Frequency βάζω την τιμή "77G" και επιλέγω να υπολογίζονται 10 αρμονικές. Στις επιλογές της transient ανάλυσης επιλέγω κλασικά *conservative* στο Accuracy Defaults, στο πεδίο *tstab* ορίζω τον χρόνο που θα τρέξει πρώτα η transient και στο *Harmonic Balance Homotopy Method* επιλέγω το *tstab*.

Επίσης, πρέπει να επιλεγεί το *Oscillator* και να ορίσουμε στα δύο πεδία που έχει, την single-ended έξοδο του VCO και τον κόμβο αναφοράς που είναι η γη.


Για την περίπτωση που θέλω να υπολογίσω την χαρακτηριστική συχνότητας ταλάντωσης - τάσης εισόδου του VCO πρέπει να επιλεγεί το *Sweep* και να ρυθμίσω σε ποια περιοχή θα μεταβάλλεται η είσοδος του VCO.

Τέλος, δεν πρέπει να ξεχαστεί να επιλεγεί στα *Options* στην καρτέλα Accuracy ως *tstabmethod* η ***traponly***.

4.6.1 Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του VCO


Η περιοχή της τάσης εισόδου του VCO για τον υπολογισμό της χαρακτηριστικής αυτής είναι από 0V μέχρι 1V. Στην καρτέλα Results του ADE L, στο Main Form του Direct Plot, επιλέγω το *Harmonic Frequency* και πλοτάρω την πρώτη αρμονική του σήματος.

Όπως φαίνεται παρακάτω, για το εύρος συχνοτήτων 77GHz – 77.616GHz η τάση εισόδου του VCO κυμαίνεται μεταξύ των τιμών 0.4895V – 0.7697V. Προφανώς τα 77.3GHz, που είναι στη μέση περίπου του εύρους συχνοτήτων στις οποίες θα ταλαντώνει ο VCO, αντιστοιχούν σε τάση εισόδου πολύ κοντά στα 0.6V η οποία είναι το μισό της τροφοδοσίας. Το ότι η τάση εισόδου για τις συχνότητες που με ενδιαφέρουν κυμαίνεται σε ένα εύρος 0.28V περίπου δε σημαίνει ότι δεν θα πάρει και άλλες τιμές από 0V ως 1V όταν συνδέεται ο VCO με το PLL. Απλά η τάση εισόδου του VCO όταν θα έχει κλειδώσει το PLL προφανώς θα έχει μια τιμή μέσα στο διάστημα 0.4895V – 0.7697V.



Σχήμα 4.6.1 : Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του VCO

Το κέρδος του VCO για τάση εισόδου από 0V ως 1V προκύπτει χρησιμοποιώντας τη συνάρτηση *deriv* του calculator του virtuoso στην χαρακτηριστική συχνότητας ταλάντωσης - τάσης εισόδου του VCO.



Σχήμα 4.6.2 : Κέρδος VCO για τάσεις εισόδου 0V-1V

Το κέρδος του VCO δεν είναι σταθερό όταν μεταβάλλεται η είσοδος του VCO. Όπως φαίνεται, για τάσεις εισόδου 0.4895V – 0.7697V κυμαίνεται από 1.97 GHz/V ως 2.45 GHz/V. Αυτό είναι πρόβλημα στη σχεδίαση του φίλτρου του PLL, καθώς για κάθε συχνότητα στην οποία θα κλειδώσει το PLL το κέρδος είναι διαφορετικό επομένως και η συμπεριφορά του φίλτρου και κατ'επέκταση του βρόχου του PLL. Βέβαια δεν μιλάω για μεγάλες διαφορές στο κλείδωμα σε κάθε συχνότητα. Αλλά, θεωρητικά, επηρεάζει την απόκριση του βρόχου του PLL.

Για τη σχεδίαση του φίλτρου του PLL επιλέχθηκε η τιμή $K_{VCO} = 2.1 \text{ GHz/V}$ που αντιστοιχεί σε τάση εισόδου 0.6V.

4.6.2 Θόρυβος φάσης του VCO

Για να υπολογιστεί ο θόρυβος φάσης πρέπει να γίνει πρώτα μια PSS ανάλυση και μετά μία Pnoise ανάλυση.


Ρυθμίσεις Pnoise ανάλυσης

Υποτίθεται η PSS ανάλυση είναι ήδη σεταρισμένη. Κατόπιν στην Pnoise ανάλυση επιλέγουμε ως *Sweep* type το *relative* και στο πεδίο *Relative Harmonic* συμπληρώνουμε την τιμή 1. Το *relative* ορίζει ότι η ισχύς της συχνοτικής συνιστώσας υπολογίζεται σε σχέση με την ισχύ της κύριας που είναι η πρώτη αρμονική. Δηλαδή ορίζουμε το dBc για τον θόρυβο φάσης. Το *Relative Harmonic* ορίζει το εύρος συχνοτήτων στο οποίο υπολογίζεται η ισχύς του σήματος, επομένως εδώ θα είναι το 1Hz. Με αυτό τον τρόπο η μονάδα μέτρησης του θορύβου φάσης θα είναι dBc/Hz.

Στο *Output Frequency Sweep Range* έχω επιλεγμένο το *Start-Stop* και ορίζω οι συχνότητες στις οποίες υπολογίζεται ο θόρυβος φάσης να είναι από 1Hz ως 100MHz.


Στο *Sweep Type* πρέπει να επιλεγεί το *logarithmic*, αλλιώς τα αποτελέσματα δεν θα είναι σωστά. Στο *Maximum Sideband* βάζω την τιμή 15. Στο *Output* επιλέγω το *voltage* και βάζω τις δύο διαφορικές εξόδους του κυκλώματος του VCO. Στο *Input Source* επιλέγω το *none*.

Τελικά κάνοντας αυτές τις δύο προσομοιώσεις, στην καρτέλα Results του ADE L, στο Main Form του Direct Plot, επιλέγω *noise* και την Function *Phase Noise*. Ο θόρυβος φάσης στην έξοδο του VCO για τάση εισόδου 0.6V είναι:




Σχήμα 4.6.3 : Θόρυβος φάσης VCO για τάση εισόδου 0.6V

Για τάση εισόδου 0.6V και σε απόσταση 1MHz από την κύρια συνιστώσα (πρώτη αρμονική) του σήματος εξόδου του VCO ο θόρυβος φάσης είναι -84.32 dBc/Hz . Για τάση εισόδου 0V ο θόρυβος φάσης σε απόσταση 1MHz από την κύρια συνιστώσα είναι -82.52 dBc/Hz .



Σχήμα 4.6.4 : Θόρυβος φάσης VCO για τάση εισόδου 0V




Σχήμα 4.6.5 : Θόρυβος φάσης VCO για τάση εισόδου 1V

Όπως φαίνεται παραπάνω ο θόρυβος φάσης της εξόδου διαφέρει για διαφορετικές συχνότητες ταλάντωσης. Κυμαίνεται μεταξύ -82.52dBc/Hz και -87.54dBc/Hz .

4.6.3 Αρμονικές σήματος εξόδου του VCO


Κάνοντας PSS ανάλυση με Harmonic Balance μπορούμε να δούμε τις αρμονικές του σήματος, όπου θέλουμε. Οι αρμονικές που θα υπολογίζονται τις έχω ορίσει να είναι οι πρώτες δέκα. Για να δούμε τις αρμονικές επιλέγουμε *Voltage* στα αποτελέσματα της PSS και *Modifier dB20*.

Ενδεικτικά θα παρουσιαστούν οι αρμονικές της single-ended εξόδου, της μίας από τις δύο διαφορικές εξόδους και οι αρμονικές του σήματος στην πηγή των cross-coupled τρανζίστορ. Η είσοδος του VCO είναι στα 0.6V, επομένως η πρώτη αρμονική θα είναι στα 77.39GHz.




Σχήμα 4.6.6 : Αρμονικές single-ended εξόδου VCO

Στο παραπάνω σχήμα φαίνονται οι πρώτες δέκα αρμονικές του single-ended σήματος εξόδου του VCO. Με markers έχουν επισημανθεί η πρώτη, η τρίτη και η πέμπτη αρμονική.



Σχήμα 4.6.7 : Αρμονικές διαφορικής εξόδου VCO

Στη διαφορική έξοδο φαίνεται και η dc συνιστώσα. Συγκρίνοντας τα επίπεδα των συνιστωσών του single-ended και του διαφορικού σήματος εξόδου, βλέπουμε ότι το επίπεδο των αρμονικών του διαφορικού σήματος εξόδου είναι 6dB κάτω σε σχέση με το single-ended σήμα. Αυτό γιατί το διαφορικό σήμα έχει το μισό πλάτος του single-ended και επειδή υπολογίζουμε ισχύ, η ισχύς του διαφορικού σήματος είναι 4 φορές μικρότερη από την ισχύ του single-ended σήματος.




Σχήμα 4.6.8 : Αρμονικές σήματος στην πηγή των cross-coupled τρανζίστορ

Ο κόμβος όπου συνδέεται η υποδοχή του τρανζίστορ πόλωσης με τις πηγές των cross-coupled τρανζίστορ ταλαντώνει σε διπλάσια συχνότητα από τη συχνότητα ταλάντωσης του VCO. Αυτό επιβεβαιώνεται στο παραπάνω σχήμα όπου βλέπουμε ότι η δεύτερη αρμονική είναι κατά 106dB περίπου πιο ισχυρή από την πρώτη αρμονική.


4.7 Layout

Εκτός από το σχηματικό σχεδιάσθηκε και το layout του VCO. Αυτό φαίνεται στο παρακάτω σχήμα:



Σχήμα 4.7.1 : Layout του VCO

Για να γίνει εφικτό να φτάσω στην περιοχή συχνοτήτων γύρω από τα 77GHz ήταν αναγκαίο να μικρύνουν τα cross-coupled τρανζίστορ καθώς και ο κυματοδηγός με τους varactors. Τα τρανζίστορ του καθρέφτη ρεύματος και οι δύο αντιστάσεις είναι ακριβώς τα ίδια στοιχεία με του σχηματικού. Επίσης έχει προστεθεί ένας μεγάλος mimcap πυκνωτής παράλληλα στο τρανζίστορ πόλωσης ώστε να προσεγγίσω την ac γη που πρέπει να υπάρχει στην πηγή των cross-coupled τρανζίστορ. Το ελαφρώς διαφοροποιημένο σχηματικό που έχει προκύψει με την προσθήκη του πυκνωτή φαίνεται παρακάτω:



Σχήμα 4.7.2 : Σχηματικό προσαρμοσμένο στο layout

Παρακάτω παραθέτονται οι παράμετροι των στοιχείων που διαφέρουν σε σχέση με το σχηματικό.

- **Cross-coupled transistors**

Τα *lvtnfet_rf* τρανζίστορ έχουν τις εξής παραμέτρους στο layout:

Παράμετρος	Τιμή
Width Single Finger	1 μm
Width All Fingers	38 μm
Length	100 nm
Number of Fingers	38
Multiplicity	1
Num CA columns	2
Top source metal	M4
Top drain metal	M4

Πίνακας 4.11 : Παράμετροι τρανζίστορ *lvtnfet_rf* στο layout

Τα μέταλλα στην πηγή και την υποδοχή φτάνουν μέχρι το M4 γιατί θέλω να περάσω σχεδόν αμέσως με επαφές στο μέταλλο M1_2B και στο LD για να ελαχιστοποιήσω τις παρασιτικές αντιστάσεις και τις παρασιτικές χωρητικότητες προς το υπόστρωμα των διασυνδέσεων των δύο εξόδων του VCO. Οι επαφές (μέχρι το μέταλλο M3) σε κάθε πηγή και υποδοχή των fingers των cross-coupled τρανζίστορ ορίστηκε να είναι σε δύο σειρές (Num CA columns =2, τα τρανζίστορ όλα είναι κάθετα προσανατολισμένα) και όχι μία που είναι η default ώστε να μπορεί να περνάει το dc ρεύμα χωρίς επιπλέον αντίσταση από τις επαφές των μετάλλων προς την διάχυση.

- **Κυματοδηγός**

Ο κυματοδηγός *coupledcrow* έχει τις εξής παραμέτρους στο layout:

Παράμετρος	Τιμή
Bandwidth max	40 GHz
Length	30.8 μm
Width	7 μm
distance	19.57 μm
s	13 μm
BEOl stack option	5_01_00_01_LD
Signal layer	LD
Crossing lines Model	Full plane
Full plane	None
Pattern fill	yes

Πίνακας 4.12 : Παράμετροι συνεπίπεδου κυματοδηγού στο layout

Από ό,τι φαίνεται είναι κατά 10 μm πιο μικρός σε μήκος σε σχέση με το σχηματικό άρα έχει μικρότερη επαγωγή L. Επίσης η απόσταση των δύο καλωδίων που αντιστοιχούν στις δύο διαφορετικές εξόδους είναι λίγο πιο μεγάλη. Η τελευταία παράμετρος ορίστηκε έτσι μετά από τροποποιήσεις στο layout για την μείωση της παρασιτικής αντίστασης στη διασύνδεση του τρανζίστορ πόλωσης με τις πηγές των cross-coupled τρανζίστορ.

Με αυτές τις παραμέτρους έχουμε για τον κυματοδηγό:

$$L = 20.7597 \text{ pH}$$

$$C_{\text{κυματοδηγού (χαμηλών συχνοτήτων)}} = 3.0854 \text{ fF}$$

$$DC \text{ αντίσταση} = 0.0301117 \text{ Ohm}$$

$$M(\text{υψηλών συχνοτήτων}) = 5.78133 \text{ pF}$$

- **Varactor**


Ο varactor *havar* έχει τις εξής παραμέτρους:

Παράμετρος	Τιμή
Specify cap by geometry	επιλεγμένο
Number of anodes	4
Anode Width	2.2 μm
Anode Length	2 μm
Cathode Width	2.52 μm
Connect Anodes	επιλεγμένο
Multiplicity	1

Πίνακας 4.13 : Παράμετροι varactor *havar* στο layout

Με αυτές τις παραμέτρους η χωρητικότητα του varactor για μηδενική πόλωση είναι $C_0 = 44.72592 \text{ fF}$.

Στις παραπάνω παραμέτρους ουσιαστικά διαφέρει μόνο το πλάτος της ανόδου σε σχέση με το σχηματικό. Αυτό γιατί για αυτήν την τιμή και όχι για την τιμή 2.5μm άρχιζε η ταλάντωση όταν στην άνοδο του varactor η τάση ήταν λίγο πάνω από 1V. Συγκεκριμένα το layout του VCO ταλαντώνει για είσοδο μέχρι 1.05V. Για μεγαλύτερες εισόδους (μέχρι τα 1.2V φυσικά) είναι πολύ δύσκολο να αρχίσει η ταλάντωση και αργεί πολύ ή δεν αρχίζει καθόλου.



Σχήμα 4.7.3 : C-V χαρακτηριστική varactor του layout

- **Mimcap πυκνωτής**

Ο mimcap έχει τις εξής παραμέτρους:

Παράμετρος	Τιμή
Specify cap by geometry	επιλεγμένο
Width	20 μm
Length	10 μm
Multiplicity	1

Πίνακας 4.14 : Παράμετροι *mimcap* πυκνωτή στο layout

Η χωρητικότητά του είναι $C_{mimcap} = 425.63 \text{ fF}$. Είναι απλά μία μεγάλη χωρητικότητα που χρειάζεται για να μειωθεί λίγο το επίπεδο των αρμονικών του σήματος στις πηγές των cross-coupled τρανζίστορ.

4.7.1 DC ανάλυση του layout του VCO

Στα παρακάτω αποτελέσματα της dc ανάλυσης του layout δεν παρουσιάζονται τα αποτελέσματα που αφορούν τα τρανζίστορ του καθρέφτη ρεύματος γιατί για κάποιο ανεξήγητο λόγο δεν εμφανίζονταν στη σχηματική εκδοχή του layout του VCO (μάλλον γιατί τα τρανζίστορ αυτά είναι χωρισμένα σε multiples). Πάντως οι τάσεις V_{DS} και V_{GS} στο διοδικά συνδεδεμένο τρανζίστορ είναι ίδιες ακριβώς με τις αντίστοιχες του σχηματικού. Στο τρανζίστορ πόλωσης είναι $V_{DS} = 510.2 \text{ mV}$.


DC ανάλυση του layout του VCO	
Τάση τροφοδοσίας	1.2 V
Συνολική κατανάλωση ρεύματος	9.422 mA
Αντιστάσεις	
Ρεύμα I_{IN}	2.08 mA
Ρεύμα σε κάθε αντίσταση	1.039 mA από τη μία και 1.041 mA από την άλλη αντίσταση
Πτώση τάσης πάνω σε κάθε αντίσταση (παράλληλες)	563.1 mV στη μία και 562.4 mV στην άλλη
Τιμή της κάθε αντίστασης	541.1 Ohm
Cross-coupled τρανζίστορ	
Τάση κατωφλίου V_t	562.9 mV
Αγωγιμότητα εξόδου g_{ds}	3.214 mS
Ρεύμα υποδοχής I_{DS}	3.671 mA ($I_{BIAS}/2$)
Τάση V_{GS}	688 mV
Τάση V_{DS}	686.9 mV
Διαγωγιμότητα g_m	24.59 mS
Τάση υποδοχής και πύλης cross-coupled τρανζίστορ	1.2 V

Πίνακας 4.15 : dc παράμετροι του extracted VCO

Ακολουθεί το σχηματικό με τις κρίσιμες παρασιτικές αντιστάσεις, επαγωγές και χωρητικότητες των καλωδίων διασύνδεσης μεταξύ των στοιχείων στο layout αναρτημένες πάνω στις κρίσιμες διασυνδέσεις.

Κατά τη σχεδίαση του layout οι πιο σημαντικές από αυτές είναι η αντίσταση-χωρητικότητα-επαγωγή των δύο διαφορικών εξόδων και οι αντίστοιχες παρασιτικές των διασυνδέσεων των εξόδων με τις πύλες των cross-coupled τρανζίστορ. Προφανώς πρέπει το ενεργό μέρος του VCO να υπερνικά τις επιπλέον απώλειες λόγω των παρασιτικών αντιστάσεων στις εξόδους εκτός από τις απώλειες του κυκλώματος συντονισμού. Οι παρασιτικές χωρητικότητες και επαγωγές στις εξόδους μειώνουν τη συχνότητα συντονισμού.

Η παρασιτική αντίσταση και χωρητικότητα στη διασύνδεση των πηγών των cross-coupled τρανζίστορ με τις υποδοχές των fingers των multiples του τρανζίστορ πόλωσης, είναι υπεύθυνες για την εμφάνιση της πρώτης αρμονικής (και των υπόλοιπων περιττής τάξης αρμονικών) σε αυτό το κομμάτι των διασυνδέσεων. Σε αυτή τη διασύνδεση θεωρητικά εμφανίζεται μόνο η δεύτερη αρμονική μαζί με τις υπόλοιπες άρτιας τάξης αρμονικές. Αυτό που διαπιστώθηκε είναι ότι με την αύξηση της παρασιτικής αντίστασης σε εκείνο το σημείο, αυξάνει και το επίπεδο της πρώτης αρμονικής και γίνεται και μεγαλύτερο από το επίπεδο της δεύτερης αρμονικής. Αντίθετα η αύξηση της παρασιτικής χωρητικότητας (προς το υπόστρωμα) σε εκείνο το σημείο συμβάλλει στη μείωση του επιπέδου της πρώτης αρμονικής. Για αυτό το λόγο σε αυτό το σημείο σύνδεσα έναν μεγάλο πυκνωτή με σκοπό να έχω ac γη εκεί ή απλά μείωση του επιπέδου της πρώτης αρμονικής.




Σχήμα 4.7.4 : Κρίσιμα παρασιτικά στοιχεία του layout

Στη μία έξοδο οι συνολικές παρασιτικές χωρητικότητες όλων των διασυνδέσεων που καταλήγουν σε αυτή είναι 30.88fF και στην άλλη έξοδο είναι 31.61fF. Το ταίριασμα των παρασιτικών οφείλεται στη συμμετρία του layout. Αυτές οι παρασιτικές είναι σχεδόν ίσες με τις τιμές της χωρητικότητας του varactor για τάσεις εισόδου 0V ως 1V, όπως φαίνεται στην C-V χαρακτηριστική του varactor του layout στο σχήμα 4.7.3. Για αυτό το λόγο το κέρδος του layout του VCO που φαίνεται παρακάτω είναι μειωμένο σε σχέση με αυτό του σχηματικού.

4.7.2 Transient ανάλυση


Οι ρυθμίσεις της transient ανάλυσης είναι οι ίδιες με αυτές που χρησιμοποιήθηκαν για την προσομοίωση του σχηματικού. Ως φορτίο σε κάθε διαφορική έξοδο του VCO έχω βάλει ένα **χωρητικό φορτίο 30fF**. Το layout του VCO ταλαντώνει ακόμη και για τάσεις εισόδου 1V για τιμές φορτίου μέχρι 30fF. Για μεγαλύτερα φορτία η ταλάντωση δεν αρχίζει για τάσεις εισόδου κοντά στο 1V.

Τρέχοντας transient ανάλυση για 100 ns χρόνο προσομοίωσης, το single-ended σήμα εξόδου του VCO φαίνεται παρακάτω.




Σχήμα 4.7.5 : transient single-ended σήμα εξόδου του layout του VCO για τάση εισόδου 0.6V

Μεταβάλλοντας την τάση ανόδου των varactors με έναν παλμό από 0V σε 1V πεπερασμένου χρόνου ανόδου και καθόδου, όπως ακριβώς στην περίπτωση του σχηματικού, έχω:



Σχήμα 4.7.6 : Single-ended σήμα εξόδου του layout του VCO και σήμα εισόδου VCO (net05)


Παρακάτω βλέπουμε ότι το μεγαλύτερο πλάτος ταλάντωσης στην κάθε έξοδο του VCO είναι $A_{max} = 219.7mV$ ($439.4mV/2$) για είσοδο στον VCO 0V. Το μικρότερο πλάτος ταλάντωσης στην κάθε έξοδο είναι $A_{min} = 66mV$ για είσοδο 1V. Σε σχέση με το σχηματικό το πλάτος ταλάντωσης είναι αρκετά μικρότερο και μεταβάλλεται αρκετά περισσότερο για τις διάφορες τάσεις εισόδου σε σχέση με το σχηματικό. Επίσης, η ισχύς του σήματος στην έξοδο είναι μικρότερη σε σχέση με του σχηματικού, όμως η πόλωση των varactors είναι ανάστροφη ακόμα και όταν το σήμα στην είσοδο είναι 1V, λόγω του μικρού πλάτους του σήματος στην έξοδο.




Σχήμα 4.7.7 : πλάτος single-ended σήματος εξόδου του layout του VCO για είσοδο του προηγούμενο παλμό από 0V σε 1V

4.7.3 PSS και Pnoise ανάλυση

Οι PSS και Pnoise αναλύσεις έχουν τις ίδιες ρυθμίσεις όπως στην προσομοίωση του σχηματικού. Ακολουθούν οι χαρακτηριστικές συχνότητας ταλάντωσης-τάσης εισόδου και κέρδους του VCO, ο θόρυβος φάσης της εξόδου και οι αρμονικές των σημάτων εξόδου και του σήματος στις πηγές των cross-coupled τρανζίστορ.



Σχήμα 4.7.8 : Χαρακτηριστική συχνότητας ταλάντωσης – τάσης εισόδου του layout του VCO




Σχήμα 4.7.9 : Κέρδος του layout του VCO για τάσεις εισόδου 0V-1V


Το κέρδος του layout του VCO είναι αρκετά μικρότερο σε σχέση με το αντίστοιχο του σχηματικού. Αυτό οφείλεται κυρίως στις παρασιτικές χωρητικότητες των διασυνδέσεων των cross-coupled τρανζίστορ με τον κυματοδηγό και τους varactors, δηλαδή στις παρασιτικές χωρητικότητες των δύο εξόδων του VCO. Λόγω μειωμένου κέρδους του VCO, η τάση εισόδου μεταβάλλεται περισσότερο (0.3554V αντί για 0.28V) σε σχέση με το σχηματικό για να καλύψει την περιοχή των συχνοτήτων ταλάντωσης 77GHz – 77.616GHz.

4.7.4 Θόρυβος φάσης του layout του VCO


Παρακάτω παρουσιάζεται ο θόρυβος φάσης σε offset 1MHz στην single-ended έξοδο του VCO για τάσεις εισόδου 0V, 0.6V και 1V.



Σχήμα 4.7.10 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 0V




Σχήμα 4.7.11 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 0.6V



Σχήμα 4.7.12 : Θόρυβος φάσης του layout του VCO για τάση εισόδου 1V


Παρατηρούμε ότι ο θόρυβος φάσης του layout του VCO είναι σε παρόμοια επίπεδα με αυτά του σχηματικού. Για την ακρίβεια είναι ελάχιστα βελτιωμένος στο layout. Αυτό γιατί, από ό,τι διαπίστωσα, η ύπαρξη επιπλέον χωρητικότητων προς το υπόστρωμα, άρα και τη γη, βελτιώνει τον θόρυβο φάσης.

4.7.5 Αρμονικές σήματος εξόδου του layout του VCO



Σχήμα 4.7.13 : Αρμονικές single-ended εξόδου του layout του VCO

Παρατηρούμε ότι λόγω του μειωμένου πλάτους του σήματος, η ισχύς της πρώτης αρμονικής είναι 7.7dB κάτω από την αντίστοιχη του σχηματικού. Βέβαια, η τρίτη και η πέμπτη αρμονική είναι 20dB κάτω σε σχέση με τις αντίστοιχες του σχηματικού.




Σχήμα 4.7.14 : Αρμονικές σήματος στην πηγή των cross-coupled τρανζίστορ

Στο παραπάνω σχήμα παρατηρούμε ότι λόγω των παρασιτικών αντιστάσεων στη διασύνδεση του τρανζίστορ πόλωσης με τα cross-coupled τρανζίστορ, εμφανίζεται σε αυτή τη διασύνδεση εξαιρετικά αυξημένη η πρώτη αρμονική σε σχέση με την αντίστοιχη του σχηματικού. Θυμίζω ότι το επίπεδό της στο σχηματικό ήταν -138.9dB ενώ εδώ είναι -53.89dB. Παρ'όλα αυτά έγιναν προσπάθειες να ελαχιστοποιηθούν οι παρασιτικές αντιστάσεις, κρατώντας το επίπεδο της πρώτης αρμονικής κάτω από το επίπεδο της δεύτερης και με τη βοήθεια των επιπλέον χωρητικότητων φυσικά (παρασιτικές χωρητικότητες σε εκείνο το σημείο και πυκνωτής mimcap).

5

Το PLL στο Simulink

Όπως έχω αναφέρει στο πρώτο κεφάλαιο, στην εργασία αυτή σχεδιάστηκε και υλοποιήθηκε στο Simulink η τοπολογία PLL integer-N.



Σχήμα 5.1 : σχεδιασθείσα τοπολογία PLL

5.1 Παρουσίαση των blocks


5.1.1 Συχνότητα αναφοράς

Ξεκινάμε με την πηγή της συχνότητας αναφοράς f_{ref} . Για να υλοποιήσω τη μεταβολή της συχνότητας αναφοράς στο χρόνο με τριγωνικό σχήμα πρέπει να έχω κάτι αντίστοιχο με το DDS στο [1] ώστε να κάνω σταθερές μεταβολές συχνότητας με συγκεκριμένο βήμα στο χρόνο. Συγκεκριμένα χρειαζόμαστε ένα υποσύστημα που θα παράγει το σήμα αναφοράς και ένα υποσύστημα που θα ορίζει και θα μεταβάλλει τη συχνότητα αυτού του σήματος ανά σταθερά χρονικά διαστήματα.

Το μεγάλο πρόβλημα ήταν ότι αν μετέβαλα τη συχνότητα ανά σταθερά χρονικά διαστήματα, η αλλαγή συχνότητας γινόταν κατά τη διάρκεια της περιόδου του ημιτονικού σήματος και όχι όταν τελείωνε η περίοδος του σήματος που αντιστοιχούσε στην προηγούμενη συχνότητα. Αυτό είχε σαν αποτέλεσμα να γίνεται μετά από κάθε βήμα συχνότητας όλο και μεγαλύτερο overshoot στην τάση εισόδου του VCO και έτσι δεν γινόταν να συνεχιστεί η προσομοίωση για πολλά βήματα συχνότητας. Για αυτό το λόγο επέλεξα να μεταβάλλω τη συχνότητα αναφοράς αμέσως μόλις μετρηθεί συγκεκριμένος αριθμός περιόδων του σήματος αναφοράς. Με αυτό τον τρόπο πέτυχα να γίνονται όλα τα βήματα συχνότητας από τα

77GHz μέχρι τα 77.616GHz. Βέβαια δεν απέφυγα το αυξανόμενο overshoot στην τάση εισόδου του VCO μετά από κάθε βήμα στη συχνότητα, αλλά αυτό περιορίστηκε σε σχέση με πριν με αποτέλεσμα η τάση εισόδου του VCO να κυμαίνεται σε ανεκτά επίπεδα.

Το υποσύστημα που παράγει το σήμα αναφοράς



Σχήμα 5.1.1 : υποσύστημα παραγωγής σήματος αναφοράς

Όπως φαίνεται χρησιμοποιώ τα blocks *MATLAB function*, *Bus Creator* και *Sign*. Στον κώδικα του *MATLAB function* block έχω απλά τη συνάρτηση ημιτονικού σήματος $y = \sin(2\pi * f * t)$, όπου οι μεταβλητές f και t είναι οι εισοδοί αυτού του block. Έτσι παράγω ημιτονικό σήμα με συχνότητα που μπορώ να τη μεταβάλω. Ο χρόνος t που είναι η μία είσοδος του υποσυστήματος αυτού, είναι ο χρόνος της προσομοίωσης και την τιμή του μετά από κάθε simulation step την έχω μέσω του *clock* block. Τη συχνότητα που είναι η άλλη είσοδος του υποσυστήματος την παρέχω μέσω του άλλου υποσυστήματος που αλλάζει τη συχνότητα με συγκεκριμένο τρόπο.


Το *Bus Creator* block το χρησιμοποιώ γιατί δε γίνεται το *MATLAB function* block να έχει παραπάνω από μία εισόδους. Για αυτό και με το bus κάνω τις δύο εισόδους μία και μέσα στη συνάρτηση αποκτώ πρόσβαση στο κάθε στοιχείο-είσοδο του bus, τη συχνότητα και τον χρόνο προσομοίωσης.

Διαδικασία για να κάνουμε build τη συνάρτηση στο MATLAB function block όταν έχουμε bus

Στο *MATLAB function* block στην καρτέλα Tools ανοίγω την καρτέλα "Edit Data/Ports". Στο παράθυρο που ανοίγει αλλάζω το όνομα της εισόδου από Input στο όνομα του bus. Εξαιτίας της ύπαρξης ενός bus στο μοντέλο του PLL, πρέπει να εισαχθεί το bus στον bus editor του μοντέλου του Simulink. Πηγαίνουμε στα tools -> bus editor. Εισάγουμε το νέο bus και το ονομάζουμε όπως το έχουμε ονομάσει μέσα στο *MATLAB function* block. Στη συνέχεια εισάγουμε τα δύο elements του bus και τα ονομάζουμε με το όνομα που έχουν στο *Bus Creator* block και στο *MATLAB function* block. Επίσης, στο *Bus Creator* έχω ενεργή την επιλογή "Specify properties via bus object" και στο πεδίο "Bus object" βάζω το όνομα του bus. Έπειτα δίνουμε την εντολή "mex -setup" στο Matlab και έτσι εγκαθιστούμε τον compiler που θέλουμε. Εγώ εγκατέστησα τον compiler 2. Τέλος, ανοίγουμε το *MATLAB function* block, κάνουμε build τη συνάρτηση και είμαστε έτοιμοι.

Την ημιτονική έξοδο του *MATLAB function* block την κάνω τετραγωνική με τον συγκριτή *Sign* block, γιατί αυτό το σήμα πηγαίνει στην είσοδο clock του ενός D flip-flop του PFD.

Το υποσύστημα που καθορίζει τη συχνότητα του σήματος αναφοράς




Σχήμα 5.1.2 : υποσύστημα καθορισμού συχνότητας αναφοράς

Όπως βλέπουμε παραπάνω, έχω δύο συστήματα, από τα οποία το ένα αυξάνει τη συχνότητα αναφοράς και το άλλο την μειώνει. Το σύστημα που αυξάνει τη συχνότητα αναφοράς (αριστερά) φαίνεται στο σχήμα 5.1.3.


Στο παρακάτω σχήμα έχω έναν μετρητή που μετράει περιόδους του σήματος αναφοράς (τις ακμές του σήματος στην έξοδο του υποσυστήματος παραγωγής του σήματος αναφοράς). Όταν χρησιμοποιώ PI ενεργό φίλτρο στο PLL, τότε το PLL μπορεί να ρυθμιστεί ώστε να κλειδώνει σε $500ns$. Αυτά αντιστοιχούν χονδρικά σε περίπου 40 περιόδους σήματος αναφοράς (με βάση τη συχνότητα $77.616GHz$). Οπότε ο μετρητής ρυθμίζεται να μετράει το λιγότερο 40 περιόδους. Όταν τις φτάσει μηδενίζεται ώστε να ξαναμετρήσει 40 περιόδους (οι οποίες δεν θα είναι ίδιες με πριν) ενώ παράλληλα στέλνεται σήμα στο frequency increase block το οποίο μόνο τότε μεταβάλλει τη συχνότητα αναφοράς αυξάνοντάς τη κατά το βήμα που έχει οριστεί. Το frequency increase block είναι ακμοπυροδοτούμενο (*triggered subsystem block*).

Το βήμα στη συχνότητα αναφοράς αποφασίστηκε να είναι $9.625kHz$. Οπότε το μόνο που κάνει το ακμοπυροδοτούμενο υποσύστημα είναι να προσθέτει στην τρέχουσα συχνότητα τα $9.625kHz$. Αυτό επιτυγχάνεται ανατροφοδοτώντας την έξοδο αυτού του υποσυστήματος στην είσοδό του. Επίσης έχει ληφθεί μέριμνα για την αρχικοποίηση αυτού του βρόχου θέτοντας την αρχική συχνότητα από την οποία θα ξεκινήσει η αύξηση.



Σχήμα 5.1.3 : υποσύστημα αύξησης της συχνότητας αναφοράς

Το σύστημα που μειώνει τη συχνότητα αναφοράς φαίνεται στο επόμενο σχήμα.



Σχήμα 5.1.4 : υποσύστημα μείωσης της συχνότητας αναφοράς

Όπως βλέπουμε και τα δύο συστήματα μεταβολής της συχνότητας αναφοράς χρησιμοποιούν τον ίδιο μετρητή περιόδων (είσοδος 1 και είσοδος 2 στο παραπάνω σχήμα, είναι διαχωρισμένες γιατί και στα δύο υποσυστήματα των σχημάτων 5.1.3 και 5.1.4 κατά την αρχικοποίηση που γίνεται ταυτόχρονα και στα δύο το αρχικό βήμα στη συχνότητα δεν υπολογίζεται ως βήμα μέσα στην περιοχή 77MHz ως 77.616MHz). Το πάνω κομμάτι αυτού του

υποσυστήματος είναι για να ενεργοποιεί τη λειτουργία της μείωσης της συχνότητας (έξοδος 1 στο σχήμα 5.1.4, στην έξοδο του υποσυστήματος καθορισμού της συχνότητας θα έχουμε την συχνότητα από το δεξιά υποσύστημα του σχήματος 5.1.2) και να απενεργοποιεί παράλληλα το υποσύστημα αύξησης της συχνότητας αναφοράς (έξοδος 2 – Out_nullification). Το κάτω κομμάτι είναι για τη μείωση της συχνότητας αναφοράς. Γίνεται με τον ίδιο τρόπο όπως η αύξηση της συχνότητας αναφοράς.

Για να επιτευχθεί το σήμα αναφοράς FMCW, συνδυάζω τα δύο συστήματα των σχημάτων 5.1.3 και 5.1.4. Με βήμα συχνότητας $9.625kHz$, οι συχνότητες αναφοράς από τα $77MHz$ έως τα $77.616MHz$ είναι 65 σε αριθμό. Υποτίθεται προφανώς ότι ο διαιρέτης συχνότητας που χρησιμοποιώ διαιρεί τη συχνότητα του σήματος εξόδου του VCO διά 1000. Το υποσύστημα του σχήματος 5.1.4 έχει μετρητή βημάτων συχνότητας ώστε όταν ολοκληρωθούν τα βήματα αύξησης της συχνότητας να επακολουθήσουν τα βήματα μείωσης της συχνότητας αναφοράς.


Αν θέλαμε κάθε 65 βήματα αλλαγής της συχνότητας αναφοράς να εναλλάσουμε την μεταβολή της συχνότητας από αύξηση σε μείωση και αντίστροφα, το μόνο που χρειάζεται να γίνει είναι στο υποσύστημα του σχήματος 5.1.4 να μπορούν οι έξοδοι των δύο D-flip-flop να αλλάζουν όταν ολοκληρώνονται τα 65 βήματα μεταβολής της συχνότητας. Αυτό σημαίνει ότι η είσοδος “!CLR” σε αυτά δεν πρέπει σε αυτή την περίπτωση να είναι απενεργοποιημένη όπως στο σχήμα 5.1.4 αλλά να μπορεί να ενεργοποιείται ή να απενεργοποιείται κάθε 65 βήματα της συχνότητας αναφοράς στο δεξί D flip-flop και κάθε 64 στο αριστερό D flip-flop που ελέγχει τη λειτουργία του υποσυστήματος αύξησης της συχνότητας του σχήματος 5.1.3.

Τέλος, όταν αρχίζει η προσομοίωση είναι απαραίτητη η ύπαρξη μίας καθυστέρησης στο σήμα αναφοράς ώστε αυτό να έρχεται λίγο μετά από το σήμα του VCO. Αυτό γιατί θέλω η τάση στην είσοδο του VCO να μην γίνεται αρνητική. Επειδή οι varactors του VCO είναι όπως έχω πει ανάστροφα πολωμένοι και για να αυξηθεί η χωρητικότητά τους πρέπει να μειωθεί (κατά απόλυτη τιμή) η ανάστροφη πόλωση, αυτό σημαίνει ότι η είσοδος του VCO πρέπει να αυξηθεί ώστε να μειωθεί η συχνότητα ταλάντωσής του. Αν στην αρχή της προσομοίωσης που η είσοδος του VCO είναι μηδενική το σήμα αναφοράς προηγείτο, σε φάση τουλάχιστον, του σήματος του VCO, τότε η τάση στην είσοδο του VCO θα γινόταν αρνητική ώστε να αυξήσει τη συχνότητα ταλάντωσής του ο VCO.

Για αυτό το λόγο κατά την έναρξη της προσομοίωσης έχω ορίσει η συχνότητα αναφοράς να είναι μηδενική για ακριβώς $13ns$, ώστε το σήμα του VCO να έρχεται ως είσοδο στον PFD πριν από το σήμα αναφοράς. Μετά τα πρώτα $13ns$ η συχνότητα αναφοράς ορίζεται κανονικά από το σύστημα που περιέγραψα παραπάνω.

5.1.2 PFD (Ανιχνευτής φάσης-συχνότητας)

Στο Simulink το κομμάτι του ανιχνευτή φάσης-συχνότητας με τα δύο D flip-flops και την πύλη AND έχει υλοποιηθεί αυτούσιο με τη διαφορά ότι επειδή η είσοδος reset των D flip-flops είναι αρνητικά ακμοπυροδότητη, χρησιμοποιείται η πύλη NAND αντί για την AND.



Σχήμα 5.1.5 : PFD


Το Simulink πετάει σφάλμα όταν η έξοδος της πύλης NAND (η οποία πύλη δεν παρουσιάζει καθόλου καθυστέρηση στο σήμα εισόδου της) συνδέεται απευθείας στην είσοδο reset των D flip-flops εμφανίζοντας το μήνυμα ότι δε γίνεται η έξοδος του D flip-flop να είναι ταυτόχρονα και είσοδος reset του ίδιου flip-flop (δεν καταλαβαίνει το Simulink τη λογική με την οποία συνδέεται η έξοδος του flip-flop με την είσοδο reset του, δηλαδή είναι σαν να μην “βλέπει” το Simulink κατά το configuration και το initialization της προσομοίωσης την πύλη NAND).

Γι’ αυτό το λόγο έβαλα το *Memory block* στο μονοπάτι από την έξοδο της πύλης NAND στην είσοδο reset των δύο D flip-flops. Αυτό το block κρατάει και καθυστερεί την είσοδό του κατά ένα βήμα προσομοίωσης (*simulation step*). Εξαιτίας αυτού του block βέβαια, η λειτουργία του PFD αποκτά και λίγο μη ιδανικό χαρακτήρα. Συγκεκριμένα, για πολύ μικρό χρονικό διάστημα που ισούται με το *simulation step* οι έξοδοι UP και DN των δυο D flip-flops είναι και οι δύο 1, πράγμα που είναι ανεπιθύμητο. Σε πραγματικά κυκλώματα PFD αυτή η κατάσταση οφείλεται, όπως έχω αναφέρει στο πρώτο κεφάλαιο, στην καθυστέρηση διάδοσης του σήματος από την είσοδο στην έξοδο του flip-flop και από την καθυστέρηση που εισάγει η πύλη NAND. Στην περίπτωση μου αυτή η κατάσταση οφείλεται μόνο στο *Memory block*, καθώς όλα τα στοιχεία (D flip-flops και πύλη NAND) είναι ιδανικά. Στα πραγματικά κυκλώματα χρησιμοποιείται μια καθυστέρηση σε αυτό το σημείο που περιγράφω ώστε να προλαβαίνουν να ανοίγουν τα τρανζίστορ του charge pump πάντα.

Το κομμάτι του PFD που είναι η μετατροπή των ψηφιακών σημάτων UP και DN σε συνεχή τάση στην είσοδο του φίλτρου δεν υλοποιήθηκε με δύο τρανζίστορ όπως στο σχήμα 1.4.1.9, αλλά

με δύο απλούς διακόπτες *Switch* από το toolbox *Simscape*. Στο μενού του *Switch* block ορίστηκε $R_{closed} = 0.001 \text{ Ohm}$ και $G_{open} = 1e - 09 \text{ 1/Ohm}$.

Για λόγους συμβατότητας των στοιχείων που προέρχονται από το toolbox *Simscape* με το σήμα που προέρχεται από άλλα στοιχεία του *Simulink*, είναι αναγκαία η ύπαρξη του *Simulink-PS Converter* block που μετατρέπει το αδιάστατο σήμα *Simulink* σε φυσικό σήμα (physical signal) το οποίο και αναγνωρίζουν τα blocks του *Simscape*.



Σχήμα 5.1.6 : Μετατροπή των σημάτων UP και DN σε συνεχή τάση

Στο *Simulink-PS Converter* block στην καρτέλα “Units” στο πεδίο “Input signal unit” επιλέγω το “V” για volts. Στην καρτέλα “Derivatives” στο πεδίο “Input Derivatives” επιλέγω το “No user-provided input derivatives” και στο πεδίο “Input filtering time constant” βάζω τη μικρότερη χρονική σταθερά του συστήματος που είναι το simulation step.

Επίσης χρησιμοποιώ και το *Data Type Conversion* block πριν το *Simulink-PS Converter* block λόγω σφαλμάτων από ασυμφωνία στον τύπο δεδομένων που υποστηρίζει το τελευταίο block και το *Simulink*.


Η έξοδος UP (του D flip-flop που αντιστοιχεί στο σήμα αναφοράς) όπως φαίνεται παραπάνω, οδηγεί τον κάτω διακόπτη (αντίστοιχο του ηρη τρανζίστορ στον παραδοσιακό PFD) και όχι τον πάνω. Αντίστοιχα και για την έξοδο DN η οποία οδηγεί τον πάνω διακόπτη. Αυτό γιατί όπως έχω πει για να αυξησει τη συχνότητα ταλάντωσής του ο VCO πρέπει η τάση εισόδου του να μειωθεί και για να μειωθεί πρέπει να ενεργοποιηθεί ο διακόπτης που έχει σταθερό αρνητικό (ή μηδέν) δυναμικό στο ένα του άκρο.

Τέλος, χρησιμοποιώ δύο *DC Voltage Source* blocks στον μετατροπέα του σήματος εξόδου των flip-flops σε συνεχή τάση. Η μία πηγή έχει τάση 1V και η άλλη -1V. Πρέπει να τονιστεί ότι αυτό το ζευγάρι dc τάσεων είναι για την περίπτωση που το φίλτρο είναι PI ενεργό φίλτρο, γιατί έτσι θα έχουμε ίσα ρεύματα από και προς το φίλτρο. Όταν χρησιμοποιείται παθητικό φίλτρο τότε η κάτω πηγή αντικαθίσταται από την γείωση.

5.1.3 Φίλτρο

Για λόγους ταχύτητας κλειδώματος άρα και μικρότερου συνολικού χρόνου προσομοίωσης, καθώς επίσης και λόγω του γεγονότος ότι με τον PFD και το PI φίλτρο ο μετατροπέας των σημάτων UP και DN των flip-flops του PFD σε συνεχή τάση του σχήματος 5.1.6 είναι ουσιαστικά charge pump διοχετεύοντας ή “τραβώντας” σταθερό ρεύμα, επιλέχθηκε το PI ενεργό φίλτρο δεύτερης τάξης. Δεύτερης τάξης γιατί έχω γρήγορο κλείδωμα συγκριτικά με το τρίτης τάξης, αλλά και γιατί το τρίτης τάξης κάνει μεγαλύτερα overshoot στην αρχή της προσομοίωσης ξεπερνώντας τα 1.2V που είναι η ανώτερη τάση που μπορώ να έχω στην τεχνολογία των 90nm.

Ο μετατροπέας του σχήματος 5.1.6 μαζί με το PI ενεργό φίλτρο δεύτερης τάξης φαίνεται παρακάτω:




Σχήμα 5.1.7 : μετατροπέας σχήματος 5.1.6 και PI φίλτρο

Όπως φαίνεται, το φίλτρο είναι ακριβώς το κύκλωμα του σχήματος 1.4.2.12. Όλα τα στοιχεία είναι από το toolbox Simscape. Ο τελεστικός ενισχυτής που χρησιμοποιείται είναι ιδανικός και στο κύκλωμα χρησιμοποιείται σε ανάστροφη συνδεσμολογία. Για την μέτρηση της τάσης στην έξοδο του φίλτρου σε σχέση με τη γη έχω το block *Voltage Sensor*. Στη συνέχεια ακολουθεί το *PS-Simulink Converter* block για την μετατροπή του φυσικού σήματος σε σήμα Simulink. Επειδή ο τελεστικός είναι σε αναστρέφουσα συνδεσμολογία πρέπει ή να αντιστρέψω τις εισόδους UP και DN πάλι ή να πολλαπλασιάσω με -1 το σήμα στην έξοδο του τελεστικού. Επέλεξα το δεύτερο, έτσι βλέπουμε ένα *Gain* block με κέρδος -1 να είναι συνδεδεμένο στην τελική έξοδο.

Ο Solver του Simulink όταν υπάρχουν blocks του Simscape χρειάζεται κάποιες παραμέτρους πριν ξεκινήσει η προσομοίωση. Αυτές οι παράμετροι παρέχονται από το *Solver Configuration* block. Ένα είναι αρκετό για όλα τα στοιχεία του PFD και του φίλτρου που ανήκουν στο toolbox Simscape. Στο block αυτό οι παράμετροι είναι οι default, καθώς με αυτές τα αποτελέσματα της προσομοίωσης είναι αυτά που θέλω.

5.1.4 VCO

Ο VCO προσομοιώνεται με τον προσομοιωτή Spectre του Cadence. Στο μοντέλο του Simulink που είναι υλοποιημένο το PLL, ο VCO αντιπροσωπεύεται από το block *SpectreRF Engine*. Αυτό το block είναι η διεπαφή μεταξύ του Cadence και του Simulink. Το μενού του φαίνεται παρακάτω:



Σχήμα 5.1.8 : μενού του block *SpectreRF Engine*

Στην περίπτωσή μου ορίζω μία είσοδο και μία έξοδο στο SpectreRF Engine block.

Περιγραφή μενού SpectreRF Engine block

Frame size: ο αριθμός των samples/frame. Η χρονική διάρκεια του sample ορίζεται εξωτερικά αυτού του block είτε ως η ελάχιστη χρονική διάρκεια ενός simulation step είτε χρησιμοποιώντας ένα *Zero-Order Hold* block πριν από την είσοδο του SpectreRF Engine block, που δειγματοληπτεί το σήμα εισόδου του VCO με δικό του sampling rate. Αν θέλουμε το sample να έχει την ελάχιστη χρονική διάρκεια ενός simulation step τότε βάζουμε -1 στο Frame size του SpectreRF Engine block. Τότε ουσιαστικά το Frame Size είναι 1/frame. Ειδάλλως πριν από την είσοδο αυτού του block βάζουμε τα blocks *Zero-Order Hold* και *Buffer* και στο πεδίο Frame Size βάζουμε τον αριθμό των samples του frame που δίνει το *Buffer* block. Σε αυτή την περίπτωση χρειάζεται και ένα *Unbuffer* block στην έξοδο του SpectreRF Engine block.

Sample time: η χρονική διάρκεια του frame. Αν δεν έχει οριστεί διαφορετικό από το ελάχιστο sample της προσομοίωσης τότε η τιμή του είναι -1.

Τα παραπάνω δύο πεδία χρησιμοποιώ γενικά. Στα υπόλοιπα πεδία αφήνω τις default τιμές τους, αν έχουν.

Socket port: το port που χρησιμοποιεί το Simulink όταν η επικοινωνία μεταξύ Cadence και Simulink γίνεται με πρωτόκολλο TCP/IP. Η default τιμή του είναι το port 38520.

Socket mode: εδώ επιλέγουμε ως πρωτόκολλο επικοινωνίας για το co-simulation το TCP ή το UDP. Όταν το Frame size είναι μικρότερο από 50 επιλέγουμε το UDP. Επομένως όταν στο πεδίο Frame size έχουμε την τιμή -1 το Frame size είναι ουσιαστικά 1 και έτσι επιλέγουμε το UDP το οποίο είναι πιο γρήγορο για μικρά πακέτα δεδομένων. Το TCP το χρησιμοποιούμε για μεγάλα πακέτα δεδομένων.


Simulation response timeout: ο μέγιστος χρόνος που περιμένει το SpectreRF Engine block χωρίς να πάρει δεδομένα από τον προσομοιωτή Spectre. Όταν περάσει αυτός ο χρόνος τερματίζεται η προσομοίωση με σφάλμα.

Spectre command : χρησιμοποιείται όταν το Simulink ξεκινά μόνο του τον προσομοιωτή Spectre. Στην περίπτωση μου δεν χρησιμοποιήθηκε κάποια εντολή γιατί αφού άρχιζε η προσομοίωση στο Simulink, αμέσως ξεκινούσα χειροκίνητα και τον προσομοιωτή Spectre.

Show engine port labels: δεν χρησιμοποιήθηκε.

Simulation steps

Γενικά το simulation step στην προσομοίωση του μοντέλου του PLL είναι ανεξάρτητο από το αντίστοιχο που χρησιμοποιεί το Spectre για την transient ανάλυση του VCO όσο το πρώτο βέβαια είναι μεγαλύτερο από το δεύτερο. Στην επικοινωνία του Simulink με το Spectre χρησιμοποιείται ουσιαστικά είτε το simulation step του Simulink είτε κάποιο μεγαλύτερο step (όταν υπάρχει Zero-Order Hold block πριν από την είσοδο του SpectreRF Engine). Αν το simulation step του Simulink είναι μεγαλύτερο από το αντίστοιχο του Spectre, κατά την επικοινωνία των δύο προσομοιωτών γίνεται sampling στο σήμα του VCO. Αυτή η δειγματοληψία, η οποία θα φανεί στα αποτελέσματα του co-simulation που θα παρουσιαστούν παρακάτω, δεν είναι αρκετή για να μείνει το σήμα του VCO αναλλοίωτο. Για να μείνει στο Simulink το σήμα του VCO ίδιο με αυτό στο Spectre πρέπει το step που χρησιμοποιείται κατά την επικοινωνία Simulink-Spectre να γίνει μικρότερο ή ίσο με το step του Spectre. Από ό,τι διαπιστώθηκε, **κατά την επικοινωνία Simulink-Cadence χρησιμοποιείται το μέγιστο step που ορίζεται στον Solver του Simulink**. Αυτό σημαίνει ότι το maximum step της προσομοίωσης στο Simulink πρέπει να γίνει περίπου 250 φορές μικρότερο από το step $\frac{1}{10 \cdot 77.616 \cdot 10^9}$ sec. Οπότε καταλαβαίνουμε ότι δεν γίνεται να έχω τέτοιο step στο Simulink γιατί η προσομοίωση θα ήταν εξαιρετικά αργή.



Σχήμα 5.1.9 : Σήμα στην έξοδο του SpectreRF Engine block για μέγιστο βήμα προσομοίωσης $\frac{1}{10 \cdot 77.616 \cdot 10^9} \text{ sec}$

Στο PLL δεν με ενδιαφέρει πόσο πιστά παίρνω το σήμα από το VCO, γιατί ουσιαστικά με ενδιαφέρουν μόνο τα zero crossings του σήματος αυτού και μάλιστα τα θετικά. Τα zero crossings χρησιμοποιεί ο διαιρέτης συχνότητας στη συνέχεια όπως θα παρουσιαστεί παρακάτω.

Στην περίπτωση μου η μεγαλύτερη συχνότητα στην οποία καλείται να κλειδώσει το PLL είναι τα 77.616 GHz. Ως μέγιστο simulation step στο Simulink επέλεξα το


$\frac{1}{4 \cdot 77.616 \cdot 10^9} \approx 3.22 \text{ ps}$. Επέλεξα ως μικρότερη συχνότητα δειγματοληψίας της προσομοίωσης το ελάχιστο άρτιο πολλαπλάσιο της συχνότητας 77.616GHz μετά τη συχνότητα δειγματοληψίας Nyquist που ισούται εδώ με $2 \cdot 77.616 \text{ GHz}$, γιατί έτσι το σήμα του VCO στην έξοδο του block *SpectreRF Engine* έχει ίσες περίπου ημιπεριόδους και προσεγγίζει περισσότερο το ημιτονικό σήμα, αν και όπως είπα η προσέγγιση απέχει πολύ από το ημιτονικό σήμα που παράγεται από την προσομοίωση του VCO με τον Spectre. Αλλά εμένα με ενδιαφέρουν μόνο τα θετικά zero crossings αυτού του σήματος, οπότε για να έχω σχετικά γρήγορο co-simulation, επιλέγω το step που εξασφαλίζει καλή ταχύτητα προσομοίωσης όσο και μια αξιοπρεπή αναπαράσταση του σήματος του VCO.

Το step που χρησιμοποιείται από τον προσομοιωτή Spectre για την transient ανάλυση του VCO είναι περίπου 200 fs . Το βήμα αυτό είναι πολύ μικρότερο από τα 3.22 ps που έχω επιλέξει να χρησιμοποιεί το Simulink κατά την επικοινωνία Simulink-Cadence. Επομένως φαίνεται ότι το σήμα του VCO που θα βλέπουμε στο Simulink δεν έχει καμία σχέση με το σήμα που παράγεται από τον προσομοιωτή Spectre.

Αν θέλουμε απλά να δούμε το σήμα του VCO στο Simulink πιστά αναπαραγμένο, επιλέγουμε ως μέγιστο βήμα προσομοίωσης στο Simulink μια τιμή κοντά στα 200 fs . Αυτό το βήμα βέβαια είναι απαγορευτικό για να γίνει ολόκληρη η προσομοίωση σε λογικά χρονικά πλαίσια (τα οποία φτάνουν τις 36 ώρες για σήμα FMCW, οπότε φανταστείτε με πολύ μικρότερο step τι γίνεται!).

FFT

Στο σήμα εξόδου του *SpectreRF Engine* block που είναι τελικά το δειγματοληπτημένο σήμα του VCO όπως εξηγήθηκε παραπάνω, κάνω FFT και βλέπω το φάσμα του κατά τη διάρκεια της προσομοίωσης. Για να γίνει αυτό ενώ εξελίσσεται η προσομοίωση χρειάζονται τα blocks του Simulink που φαίνονται στο παρακάτω σχήμα:



Σχήμα 5.1.10 : blocks για παρουσίαση φάσματος του σήματος εξόδου του VCO κατά τη διάρκεια της προσομοίωσης

Zero-Order Hold: με αυτό το block δειγματοληπτώ το σήμα του VCO στο Simulink. Μπορεί αυτή η δειγματοληψία να είναι περιττή γιατί το σήμα είναι ήδη δειγματοληπτημένο, παρ'όλα αυτά το χρησιμοποιώ. Το Sample Time του ορίζεται να είναι $\frac{1}{4 \cdot 77.616 \cdot 10^9}$, όσο και του Solver δηλαδή.

Buffer: αυτό το block πακετάρει τα samples σε frames γιατί το επόμενο block κάνει FFT σε κάθε frame. Επιλέχθηκε το κάθε frame που προορίζεται για FFT να έχει μέγεθος 16384 samples, για δύο λόγους. Πρώτον, γιατί δε θέλω να ανανεώνεται η προβολή του φάσματος του σήματος ούτε πολύ γρήγορα ούτε πολύ αργά. Στη συγκεκριμένη περίπτωση για το sampling rate που χρησιμοποιώ το φάσμα του σήματος υπολογίζεται και προβάλλεται κάθε 53 ns περίπου. Δεύτερον, γιατί το μήκος του frame στο οποίο γίνεται FFT πρέπει να είναι δύναμη του 2. Έτσι η τιμή 16384 συμπληρώθηκε στο πεδίο "Output buffer size". Τα υπόλοιπα πεδία έχουν τις default τιμές.

FFT: υπολογίζει τον FFT στο frame από samples που του δίνεται. Το μοναδικό πεδίο που συμπληρώνω είναι στην Main καρτέλα το "FFT length" όπου βάζω την τιμή 16384 που είναι οι συνιστώσες που θα υπολογιστούν από τον FFT. Το μήκος του frame που δίνει ο buffer είναι ίδιο με τον αριθμό των συνιστωσών του FFT.

Complex to Magnitude-Angle: αυτό το block ορίστηκε να βγάζει στην έξοδό του μόνο το magnitude της εισόδου του επιλέγοντας στο "Output" την επιλογή "magnitude". Στο πεδίο Sample Time η τιμή είναι -1. Χρειάζεται ώστε να δίνει προς προβολή το πλάτος των συνιστωσών του φάσματος που έχουν υπολογιστεί με τον FFT.

Vector Scope: αυτό το block απλά προβάλλει τα δεδομένα που δέχεται. Στην καρτέλα "Scope properties" στο πεδίο "Input domain" επιλέγω το "Frequency". Στην καρτέλα "Display properties" είναι επιλεγμένα τα "Show grid", "Frame number" και "Open scope at start of simulation". Χάρη στην τελευταία επιλογή το scope ανοίγει μόνο του με την αρχή της προσομοίωσης. Στην καρτέλα "Axis properties" επιλέγουμε "Hertz" για "Frequency units" και εύρος συχνοτήτων από 0 έως $F_s/2$, όπου F_s η συχνότητα δειγματοληψίας όπως ορίζεται αυτή στο Zero-Order Hold. Στο πεδίο

“Sample time of original time series” βάζω το Sample time του Zero-Order Hold. Τέλος, ορίζω τις μονάδες σε dB και θέτω τα όρια του άξονα γ.


Όπως είπα ο FFT έχει μήκος 16384 συνιστώσες. Αυτές οι συνιστώσες κατανέμονται στο διάστημα συχνοτήτων $[-F_s/2, F_s/2]$ ισαπέχοντας η μία από την άλλη. Εγώ στο Vector scope βλέπω τις συνιστώσες που υπάρχουν στο διάστημα $[0, F_s/2]$, δηλαδή αυτές που έχουν νόημα. Όπως έχω αναφέρει πιο πάνω είναι $F_s = 4 * 77.616 \text{ GHz} = 310.464 \text{ GHz}$. Επομένως με δεδομένο ότι σε αυτό το διάστημα υπάρχουν $16384/2 = 8192$ συνιστώσες, η απόσταση ανάμεσα στη μία συνιστώσα και την επόμενη της, δηλαδή η ανάλυση στο φάσμα, είναι $\frac{310.464 \text{ GHz}}{8192} \approx 37.9 \text{ MHz}$. Δηλαδή στο φάσμα όλη η ισχύς που υπάρχει σε περιοχή 37.9 MHz υπολογίζεται σε μία συνιστώσα, για αυτό το λόγο αυτή η συνιστώσα εκεί που βρίσκεται έχει λάθος μέγεθος.

Όμως δε με ενδιαφέρει να δω το φάσμα με όλες του τις συνιστώσες. Με ενδιαφέρει να βλέπω μόνο την κύρια συνιστώσα για να ξέρω που έχει κλειδώσει το PLL. Όσον αφορά στον θόρυβο φάσης, δε γίνεται να τον μετρήσω με αυτόν τον τρόπο γιατί πρέπει να μετρώ την ισχύ σε εύρος ζώνης 1 Hz (γιατί ο θόρυβος φάσης μετριέται σε dBc/Hz), που σημαίνει ότι χρειαζόμαστε 549755813888 (2^{39}) samples στα οποία θα κάνω FFT, ή αλλιώς 1.77 sec, χρόνος απαγορευτικός αν αναλογιστούμε ότι η συνολική προσομοίωση που θα κάνει 130 βήματα στη συχνότητα διαρκεί 68 μsec (εννώνω χρόνο προσομοίωσης και όχι πραγματικό χρόνο).

Συμπερασματικά αυτό που με ενδιαφέρει από τον FFT είναι ο υπολογισμός της κύριας συνιστώσας του σήματος του VCO.

5.1.5 Διαιρέτης συχνότητας


Το σήμα εξόδου του VCO περνάει πρώτα από έναν συγκριτή (*Sign block*). Έτσι αντί για ένα ανεπαρκώς δειγματοληπτημένο ημίτονο έχουμε τελικά στην έξοδο του συγκριτή την τετραγωνική κυματομορφή με πλάτος 1V συχνότητας ίδιας με του ημιτόνου.



Σχήμα 5.1.11 : σήμα εξόδου συγκριτή για μέγιστο βήμα προσομοίωσης $\frac{1}{10 * 77.616 * 10^9} \text{ sec}$

Ο διαιρέτης συχνότητας στο Simulink είναι ουσιαστικά ένας μετρητής θετικών ακμών. Όταν ο μετρητής φτάνει ένα προκαθορισμένο νούμερο που είναι ο διαιρέτης τότε βγάζει μια θετική ακμή στην έξοδό του. Δεν υφίσταται ζήτημα στο να έχουμε ημίτονο ή τετραγωνική κυματομορφή στην έξοδο του μετρητή καθώς το D flip-flop του PFD χρειάζεται απλά θετικές ακμές στην είσοδο ρολογιού του. Επομένως δεν μας ενδιαφέρει ούτε το duty cycle της κυματομορφής εξόδου του διαιρέτη συχνότητας ούτε αν αυτό το σήμα μεταβάλλεται από 0 σε 1 και όχι από -1 σε 1.

Τα blocks που συνθέτουν το υποσύστημα του διαιρέτη συχνότητας φαίνονται παρακάτω:



Σχήμα 5.1.12 : Διαιρέτης συχνότητας


Counter block: μετρητής που έχει ρυθμιστεί να μετράει προς τα πάνω. Η τιμή του μετρητή αυξάνει κατά ένα όποτε έρχεται μια θετική ακμή από το σήμα του VCO. Στις παραμέτρους αυτού του block η “Count direction” είναι “Up” και η παράμετρος “Count event” είναι “Rising edge”. Η παράμετρος “Counter size” είναι “User defined”, έτσι το ενεργοποιημένο πεδίο “Maximum count” έχει την τιμή 2000. Το πεδίο “Initial count” έχει την τιμή 0 ώστε ο μετρητής να αρχίζει να μετράει από το 0. Η παράμετρος “Output” έχει επιλεγεί να είναι η “Count” ώστε να εμφανίζεται μόνο αυτή η έξοδος στο block. Η παράμετρος “Reset input” πρέπει να είναι ενεργοποιημένη ώστε το block να έχει και μία δεύτερη είσοδο πέρα από την Inc, την Rst, η οποία όταν ενεργοποιείται μηδενίζεται ο μετρητής. Τέλος η παράμετρος “Count data type” είναι “double”.

Relational Operator: σε αυτό το block η παράμετρος “Relational operator” είναι “==” και το Sample Time -1. Η πρώτη είσοδός του είναι η έξοδος του μετρητή και η δεύτερη είσοδος είναι ο σταθερός αριθμός N διαίρεσης της συχνότητας. Όταν η έξοδος του μετρητή γίνεται ίση με τον αριθμό διαίρεσης τότε αυτό το block βγάζει μια θετική ακμή στην έξοδο και παράλληλα αυτή η θετική ακμή ενεργοποιεί την είσοδο Rst του Counter εξαναγκάζοντάς τον να αρχίσει την μέτρηση από το 0.

Memory: αυτό το block που κρατάει και καθυστερεί την είσοδό του κατά ένα simulation step χρειάζεται να συνδεθεί στην έξοδο του Counter και πριν την πρώτη είσοδο του Relational Operator, αλλιώς το Simulink πετάει σφάλμα.

Η έξοδος του διαιρέτη συχνότητας συνδέεται στην είσοδο ρολογιού του δεύτερου D flip-flop. Έτσι κλείνει ο βρόχος του PLL.

Το συνολικό κύκλωμα του PLL με όλα τα υποσυστήματα φαίνεται στο παρακάτω σχήμα:



Σχήμα 5.1.13 : συνολικό μοντέλο του PLL

5.2 Ρύθμιση της προσομοίωσης

Στο μοντέλο του PLL στο “Configuration Parameters” της καρτέλας “Simulation” σετάρουμε τον Solver για την προσομοίωση. Όταν υπάρχουν στοιχεία από το Simscape στο μοντέλο του Simulink, στην παράμετρο “Type” της καρτέλας “Solver” πρέπει να επιλεγεί το “Variable-step”. Ειδιάλλως, επιλέγω το “Fixed-step” ώστε να μπορώ να καθορίσω πόσο γρήγορη θα είναι η προσομοίωση. Στην περίπτωση μου έχω επιλέξει το “Variable-step” γιατί το PI φίλτρο έχει στοιχεία από το Simscape.

Στην παράμετρο “Solver” επιλέγω τον “ode23t (Mod. Stiff/Trapezoidal)” γιατί με αυτόν δεν έχω σφάλματα από το Simulink και η προσομοίωση εξελίσσεται αρκετά γρήγορα. Το “Relative tolerance” είναι $1e-4$. Το “Max step size” επιλέχθηκε να είναι για τους λόγους που έχω αναφέρει πιο πάνω στην παράγραφο 5.1.4, $\frac{1}{4 \cdot 77.616 \cdot 10^9} \approx 3.22 \text{ ps}$. Όλες οι υπόλοιπες παράμετροι έχουν τις default τιμές. Τέλος, ρυθμίζουμε την διάρκεια της προσομοίωσης στις παραμέτρους “Start time” και “Stop time”.

Στην περίπτωση που επιλεγεί το “Fixed-step” ως τύπος Solver όταν δεν υπάρχουν στοιχεία από το Simscape στο μοντέλο, διαπιστώθηκε ότι ο Solver “ode4 (Runge-Kutta)” είναι ο πιο γρήγορος.

6

Παράλληλη προσομοίωση (Co-simulation) PLL-VCO

Στο co-simulation, ως VCO χρησιμοποιήθηκε το σχηματικό του σχήματος 4.2.1 και όχι το extracted κύκλωμα. Προσομοιώνοντας το extracted κύκλωμα το co-simulation ήταν πολύ αργό λόγω του όγκου των δεδομένων.

6.1 Διαδικασία αρχικοποίησης του co-simulation

Για την εγκατάσταση του co-simulation ακολουθούμε τα εξής βήματα με τη σειρά:

1. Ορίζουμε το Startup Directory του Matlab να είναι το ίδιο με το Startup Directory του Virtuoso.
2. Κάνουμε μια transient ανάλυση του κυκλώματος στο Cadence. Αυτή χρειάζεται για να σχηματιστεί η netlist του κυκλώματος.
3. Στο ADE L του Virtuoso πηγαίνουμε στο Setup->Matlab/Simulink->Setting και ορίζουμε την είσοδο και την έξοδο του κυκλώματος για το co-simulation. Η επιλογή "Start Matlab" πρέπει να είναι "no", γιατί πρώτα αρχίζει η προσομοίωση στο Simulink και μετά στο Cadence. Οι υπόλοιπες παράμετροι είναι οι default.
4. Αρχίζουμε την προσομοίωση στο Simulink.
5. Αρχίζουμε την transient ανάλυση στο ADE L του Virtuoso.

Το co-simulation σταματάει όταν τελειώσει ο χρόνος της προσομοίωσης που έχει οριστεί στο "Configuration parameters" του μοντέλου του Simulink ή όταν την σταματήσουμε εμείς ξαφνικά ή όταν εμφανιστεί σφάλμα κατά την transient ανάλυση.

6.2 Φίλτρο PLL και απόκριση συχνότητας του PLL

Το φίλτρο που επιλέχθηκε για το co-simulation του PLL με τον VCO όπως έχω πει είναι το ενεργό PI φίλτρο δεύτερης τάξης. Για τη σχεδίαση του φίλτρου αυτού ακολουθήθηκε η διαδικασία σχεδίασης που έχει αναλυθεί στην παράγραφο 2.4.3. Τα μεγέθη που πρέπει να αποφασιστούν για να προκύψουν οι τιμές των στοιχείων του φίλτρου είναι τα παρακάτω:

Παράμετρος	Τιμή
K_{VCO}	2.1 GHz/V
N (διαιρέτης)	1000
K_d	1 mA
ω_o (γωνιακή συχνότητα εξόδου διαιρέτη)	$2 * \pi * 77.308 * 10^6$ rad/s
ω_c (γωνιακή συχνότητα μοναδιαίου κέρδους ανοιχτού βρόχου PLL)	$\omega_o/20$
Περιθώριο φάσης φ_p	45°

Πίνακας 6.1 : Βασικές παράμετροι για την απόκριση του PLL

Το κέρδος του VCO που χρησιμοποιείται αντιστοιχεί στην κεντρική συχνότητα ταλάντωσης 77.308GHz. Επίσης η γωνιακή συχνότητα μοναδιαίου κέρδους του ανοιχτού βρόχου του PLL ω_c επιλέχθηκε να είναι το 1/20 της συχνότητας εξόδου του διαιρέτη που αντιστοιχεί στην κεντρική συχνότητα ταλάντωσης του VCO. Για λειτουργία του PLL στην περιοχή συχνοτήτων 77GHz ως 77.616GHz προφανώς το κέρδος του VCO μεταβάλλεται. Για αυτό και για την εύρεση των τιμών του φίλτρου επιλέχθηκε η τιμή σε αυτό το μέγεθος που αντιστοιχεί στην κεντρική συχνότητα 77.308GHz.

Οι τιμές των στοιχείων του φίλτρου με βάση τις παραπάνω παραμέτρους είναι:

Στοιχείο	Τιμή
C_1	8.595 pF
C_2	1.7801 pF
R_1	1 kΩ
R_2	9.581 kΩ


Πίνακας 6.2 : Τιμές στοιχείων PI φίλτρου

Η συνάρτηση μεταφοράς ανοιχτού βρόχου του PLL είναι

$$H_{ol}(s) = \frac{G(s)}{N} = \frac{K_d * Z(s) * K_{VCO}}{s * N} = -\frac{K_d * K_{VCO}}{N C_1} * \frac{1 + sT_1}{s^2(1 + sT_2)} \quad (6.1)$$

όπου $T_1 = R_2(C_1 + C_2)$ και $T_2 = R_2 C_2$.

Τα διαγράμματα bode του μέτρου και της φάσης της $H_{ol}(s)$ φαίνονται παρακάτω:



Σχήμα 6.2.1 : Bode μέτρου-φάσης $H_{ol}(s)$


Παραπάνω βλέπουμε ότι στη γωνιακή συχνότητα $\omega_c = \frac{\omega_o}{20} = 2.4287e7 \text{ rad/s}$ το μέτρο της $H_{ol}(s)$ είναι 1 (0dB) και η φάση μεγιστοποιείται με τιμή 45° (περιθώριο φάσης).

Η συνάρτηση μεταφοράς κλειστού βρόχου του PLL είναι

$$H_{cl}(s) = \frac{G(s)}{1+H_{ol}(s)} = \frac{\frac{K_d * Z(s) * K_{VCO}}{s}}{1 + \frac{K_d * Z(s) * K_{VCO}}{s * N}} \quad (6.2)$$

$$H_{cl}(s) = \frac{s K_d K_{VCO} T_1 + K_d K_{VCO}}{s^3 N C_1 T_2 + s^2 N C_1 + s K_d K_{VCO} T_1 + K_d K_{VCO}} \quad (6.3)$$

Τα διαγράμματα bode του μέτρου και της φάσης της $H_{cl}(s)$ φαίνονται παρακάτω:



Σχήμα 6.2.2 : Bode μέτρου-φάσης της $H_{cl}(s)$

Στο παραπάνω σχήμα φαίνεται το μέτρο της $H_{cl}(s)$ στη γωνιακή συχνότητα $\omega_c = 2.4287e7 \text{ rad/s}$, στη γωνιακή συχνότητα ημίσειας ισχύος του κλειστού βρόχου $\omega_{3dB} = 4.11e7 \text{ rad/s}$ και στη γωνιακή συχνότητα της εξόδου του διαιρέτη που αντιστοιχεί στη συχνότητα εξόδου του VCO 77.308GHz , $\omega_o = 48.574e7 \text{ rad/s}$. Στην τελευταία συχνότητα ω_o που ουσιαστικά είναι η συχνότητα αναφοράς για συχνότητα εξόδου του VCO 77.308GHz όταν το PLL έχει κλειδώσει, το μέτρο της $H_{cl}(s)$ είναι 44dB κάτω σε σχέση με το μέτρο στη μηδενική συχνότητα. Οπότε το φιλτράρισμα του φίλτρου είναι αρκετό.

6.3 Αποτελέσματα co-simulation

Όπως έχω περιγράψει στην παράγραφο 5.1.1, η συχνότητα αναφοράς αυξάνεται πρώτα κάνοντας 65 βήματα από τα 77MHz μέχρι και τα 77.616MHz με βήμα 9.625kHz. Μόλις ολοκληρωθούν τα 65 πρώτα βήματα συχνότητας, μετά η συχνότητα αναφοράς μειώνεται με το ίδιο βήμα από τα 77.616MHz μέχρι και τα 77MHz.


Το πρόβλημα ήταν ότι κατά τη μετάβαση από τα 77.616MHz στην αμέσως μικρότερη κατά ένα βήμα συχνότητα, η θετική ακμή του σήματος αναφοράς ερχόταν πολύ νωρίς με αποτέλεσμα να είναι μεγάλη η διαφορά ανάμεσα σε αυτή την ακμή και την ακμή του σήματος του VCO. Αυτό οδηγούσε σε πολύ μεγάλο overshoot στην τάση εισόδου του VCO (αρνητικό και στη συνέχεια θετικό overshoot) με αποτέλεσμα η τάση να φτάνει τα 2V στην είσοδο του VCO και να σταματάει η προσομοίωση. Από ό,τι διαπιστώθηκε, αν η συχνότητα αναφοράς μειωθεί κατά ένα βήμα τότε η πρώτη θετική ακμή του σήματος αναφοράς που αντιστοιχεί σε σήμα με τη νέα μειωμένη συχνότητα έρχεται πολύ πιο νωρίς από ό,τι πρέπει δημιουργώντας προβλήματα. Αν το φίλτρο είναι ενεργό PI τότε το πρόβλημα είναι το overshoot και τελικά η διακοπή της προσομοίωσης. Αν το φίλτρο είναι παθητικό τότε η τάση στην έξοδο του καταλήγει στα 0V και μένει εκεί (0V γιατί ο κάτω διακόπτης του σχήματος 5.1.6 έχει το ένα του άκρο στη γη στην περίπτωση του παθητικού φίλτρου). Δοκιμάστηκαν μεταβλητές καθυστερήσεις στο σήμα αναφοράς αλλά δεν είχε αποτέλεσμα αυτή η προσπάθεια.

Δεν υπάρχει πρόβλημα όταν η συχνότητα αναφοράς αυξάνεται με το βήμα που έχει αναφερθεί. Παρ'όλα αυτά, ακόμα και στην περίπτωση που αυξάνεται η συχνότητα αναφοράς, υπάρχει μετά από κάθε βήμα συχνότητας αυξανόμενο overshoot στην τάση εισόδου του VCO γιατί η θετική ακμή του σήματος αναφοράς έρχεται όλο και πιο νωρίς μετά από κάθε βήμα στη συχνότητα.

Η μόνη περίπτωση κατά την οποία κάθε αλλαγή στη συχνότητα στην οποία πρέπει να κλειδώσει το PLL δε δημιουργεί καθόλου προβλήματα είναι η περίπτωση που η συχνότητα αναφοράς είναι σταθερή και οι όποιες αλλαγές στη συχνότητα που πρέπει να κλειδώσει το PLL γίνονται αλλάζοντας την διαίρεση συχνότητας, δηλαδή αλλάζοντας την τιμή του διαιρέτη N στο σχήμα 5.1.13. Ο διαιρέτης παίρνει προφανώς ακέραιες τιμές και το βήμα στη συχνότητα καθορίζεται από τη σταθερή συχνότητα αναφοράς που χρησιμοποιώ. Για παράδειγμα, όταν η συχνότητα αναφοράς είναι σταθερή στα 77MHz και ο διαιρέτης διαιρεί διά μία τιμή που ξεκινάει από το 1000 τότε το βήμα στη συχνότητα θα είναι 77MHz. Αν η συχνότητα αναφοράς είναι σταθερή στα 38.5MHz και ο διαιρέτης διαιρεί με τιμή που ξεκινάει από το 2000 τότε το βήμα στη συχνότητα θα είναι 38.5MHz.

Όπως βλέπουμε, όσο μικραίνει η σταθερή συχνότητα αναφοράς τόσο αυξάνει η διαίρεση του διαιρέτη συχνότητας. Για να έχω το ίδιο βήμα με την περίπτωση που μεταβάλλω τη συχνότητα αναφοράς, πρέπει η σταθερή συχνότητα αναφοράς να είναι 9.625MHz και ο διαιρέτης να διαιρεί με τιμή που ξεκινάει από το 8000. Τότε ο χρόνος κλειδώματος θα ήταν εξαιρετικά μεγάλος και δεν θα είχε νόημα να γίνει ολόκληρη η προσομοίωση κλειδώνοντας και στις 130 συχνότητες του FMCW σήματος, καθώς θα χρειαζόνταν μέρες.

Αλλάζοντας τον διαιρέτη N θεωρητικά θα αλλάζει λίγο και η απόκριση συχνότητας του βρόχου του PLL. Στην περίπτωση που το N ξεκινάει από το 1000 και μετά από 8 βήματα συχνότητας φτάνει την τιμή 1008, η απόκριση συχνότητας του PLL δε μεταβάλλεται σχεδόν καθόλου όπως φαίνεται στο επόμενο σχήμα. Αυτό είναι καλό γιατί κάθε κλείδωμα γίνεται υπό τις ίδιες περίπου συνθήκες ως προς τα δυναμικά χαρακτηριστικά του βρόχου του PLL.



Σχήμα 6.3.1 : Bode μέτρου-φάσης της $H_{cl}(s)$ του τύπου (6.3) για $N=1000$ και $N=1008$


Τελικά υλοποιήθηκαν δύο συστήματα PLL που είναι ακριβώς ίδια σε όλα τα στοιχεία τους αλλά διαφέρουν στον τρόπο με τον οποίο γίνονται τα βήματα στη συχνότητα εξόδου του PLL. Συγκεκριμένα διαφέρουν στο εξής σημείο:

Στο πρώτο PLL (σχήμα 5.1.13) η συχνότητα αναφοράς μεταβάλλεται με τον τρόπο που έχει παρουσιαστεί στην παράγραφο 5.1.1 και το N του διαιρέτη συχνότητας είναι σταθερό στην τιμή 1000. Στο δεύτερο PLL η συχνότητα αναφοράς είναι σταθερή στα $77MHz$ και μεταβάλλεται ανά $500ns$, που είναι ο χρόνος κλειδώματος, ο αριθμός N με τον οποίο διαιρεί τη συχνότητα εξόδου του VCO ο διαιρέτης συχνότητας.

Κατά την προσομοίωση του πρώτου PLL έγιναν 65 βήματα της συχνότητας αναφοράς από τα $77MHz$ ως τα $77.616MHz$ αλλά όχι τα επόμενα 65 που σε κάθε βήμα μειώνεται η συχνότητα αναφοράς, λόγω του προβλήματος που ανέφερα παραπάνω. Αντίθετα στην προσομοίωση του δεύτερου PLL έγιναν και τα βήματα στα οποία μειώνεται η συχνότητα αναφοράς.

6.3.1 Co-simulation με το πρώτο PLL


Σε αυτό το co-simulation χρησιμοποίησα το PLL του σχήματος 5.1.13. Η συχνότητα αναφοράς μεταβάλλεται με βήμα $9.625kHz$ προς τα πάνω κάθε 40 περιόδους του σήματος αναφοράς. Προς τα κάτω δεν μεταβάλλεται, όπως έχω πει. Όλες οι παράμετροι επικοινωνίας ανάμεσα στο Simulink και το Cadence έχουν παρουσιαστεί στις παραγράφους 5.1.4 και 6.1. Παρακάτω παρουσιάζεται η τάση εισόδου του VCO εστιασμένη σε διάφορα σημεία.




Σχήμα 6.3.2 : Τάση εισόδου VCO για τα πρώτα τέσσερα βήματα συχνότητων

Στο παραπάνω σχήμα βλέπουμε πώς κλειδώνει το PLL σταθεροποιώντας τελικά την τάση στην είσοδο του VCO μετά από κάθε βήμα στη συχνότητα αναφοράς. Σε αυτό το σχήμα το PLL κλειδώνει στις συχνότητες 77GHz , 77.009625GHz , 77.019250GHz και 77.028875GHz . Από ό,τι φαίνεται η τάση εισόδου του VCO άρα και η συχνότητα του σήματος εξόδου του σταθεροποιείται σε πολύ καλό βαθμό κατά το κλείδωμα.


Το κλείδωμα στα 77GHz επιβεβαιώνεται από το παρακάτω σχήμα:



Σχήμα 6.3.3 : Φάσμα σήματος εξόδου VCO με την κύρια συνιστώσα στα 77GHz




Σχήμα 6.3.4 : Κύρια συνιστώσα του φάσματος εξόδου του PLL ακριβώς στα 77GHz




Σχήμα 6.3.5 : Κύρια συνιστώσα του φάσματος εξόδου του PLL κοντά στα 77.019250GHz

Στα παραπάνω σχήματα βλέπουμε ότι μας ενδιαφέρει μόνο η κύρια συνιστώσα καθώς οι υπόλοιπες δεν είναι σωστά υπολογισμένες όπως έχω εξηγήσει στην παράγραφο 5.1.4.




Σχήμα 6.3.6 : Τάση εισόδου VCO στα πρώτα τέσσερα κλειδώματα με zoom στον γ-άξονα

Στο παραπάνω σχήμα φαίνονται πιο καθαρά οι διαφορετικές τάσεις στις οποίες κλειδώνει η είσοδος του VCO.




Σχήμα 6.3.7 : Τάση εισόδου VCO για 65 βήματα της συχνότητας αναφοράς

Στο παραπάνω σχήμα βλέπουμε πώς μεταβάλλεται η τάση στην είσοδο του VCO όταν το PLL ξεκλειδώνει και κλειδώνει 65 φορές καθώς μεταβάλλεται η συχνότητα αναφοράς από τα 77MHz ως τα 77.616MHz με βήμα 9.625kHz . Όπως εξήγησα παραπάνω παρατηρείται αυξανόμενο overshoot μετά από κάθε βήμα στη συχνότητα αναφοράς λόγω της μη προβλεπόμενης άφιξης της θετικής ακμής του σήματος αναφοράς μετά από κάθε αλλαγή στη συχνότητα αναφοράς. Το αρνητικό overshoot φτάνει στο τελευταίο κλείδωμα μέχρι τα -4V . Φαίνεται ότι θα μπορούσε να λύσει το πρόβλημα μία μεταβλητή καθυστέρηση στο σήμα αναφοράς που θα αυξάνεται σταθερά από βήμα σε βήμα. Όμως αυτό δοκιμάστηκε και δεν είχε αποτέλεσμα. Η προσομοίωση θα μπορούσε να συνεχίσει και άλλο αυξάνοντας περαιτέρω τη συχνότητα αναφοράς. Όμως αν την μειώσουμε τη συχνότητα τότε το overshoot είναι πολύ μεγάλο και σταματάει η προσομοίωση.



Σχήμα 6.3.8 : Τάση εισόδου VCO στα πρώτα 43 κλειδώματα με zoom στον γ-άξονα


Στο παραπάνω σχήμα φαίνονται καλύτερα οι τάσεις στις οποίες κλειδώνει η είσοδος του VCO μετά από κάθε αύξηση της συχνότητας αναφοράς στα 43 από τα 65 κλειδώματα.



Σχήμα 6.3.9 : Τάση εισόδου VCO στα τελευταία δύο κλειδώματα πριν αρχίσει να μειώνεται η συχνότητα αναφοράς


Στο προηγούμενο σχήμα φαίνεται καλύτερα το μεγαλύτερο overshoot της τάσης εισόδου του VCO που γίνεται στα τελευταία κλειδώματα.

Στη συνέχεια παρουσιάζονται τα σήματα εισόδου του PFD σε διάφορα χρονικά σημεία της προσομοίωσης.




Σχήμα 6.3.10 : η πρώτη θετική ακμή του σήματος αναφοράς (πάνω) και η πρώτη θετική ακμή του σήματος εξόδου του διαιρέτη συχνότητας (κάτω) κατά την αρχή της προσομοίωσης

Στο παραπάνω σχήμα βλέπουμε την καθυστέρηση των 13ns που εισάγω στην αρχή της προσομοίωσης στο σήμα αναφοράς ώστε η τάση στην είσοδο του VCO να μην γίνει αρνητική στην αρχή της προσομοίωσης.



Σχήμα 6.3.11 : Σήματα εισόδου του PFD όταν δεν έχει κλειδώσει το PLL


Στο προηγούμενο σχήμα φαίνεται η ελάχιστη διαφορά στη φάση του σήματος αναφοράς και του σήματος εξόδου του VCO λίγο πριν κλειδώσει το PLL.




Σχήμα 6.3.12 : Σήματα εισόδου του PFD όταν έχει κλειδώσει το PLL

Στα τρία προηγούμενα σχήματα βλέπουμε ότι το σήμα αναφοράς είναι τετραγωνικό ενώ το σήμα στην έξοδο του διαιρέτη συχνότητας αποτελείται μόνο από θετικές ακμές. Αυτό όπως έχω εξηγήσει δεν μας πειράζει καθόλου μιας και τα D flip-flops του PFD είναι ακμοπυροδότητα.

Στη συνέχεια παρουσιάζονται τα σήματα UP και DN στην έξοδο του PFD όταν το PLL αυξάνει τη συχνότητα του VCO και όταν την μειώνει.




Σχήμα 6.3.13 : Σήματα UP (πάνω) και DN (κάτω) στην έξοδο του PFD όταν αυξάνεται η συχνότητα του σήματος εξόδου του VCO



Σχήμα 6.3.14 : Σήματα UP (πάνω) και DN (κάτω) στην έξοδο του PFD όταν μειώνεται η συχνότητα του σήματος εξόδου του VCO

6.3.2 Co-simulation με το δεύτερο PLL

Σε αυτό το co-simulation χρησιμοποίησα το PLL του παρακάτω σχήματος.



Σχήμα 6.3.15 : PLL με μεταβλητό διαιρέτη συχνότητας και σταθερή συχνότητα αναφοράς


Το παραπάνω PLL είναι ίδιο με εκείνο του σχήματος 5.1.13 με τη διαφορά ότι η συχνότητα αναφοράς είναι σταθερή εδώ και κάθε φορά αλλάζει ο διαιρέτης συχνότητας για να αλλάξει η συχνότητα εξόδου. Το υποσύστημα που παράγει το σήμα αναφοράς είναι ίδιο με αυτό του PLL του σχήματος 5.1.13. Για να γίνουν τα steps στη συχνότητα εξόδου αλλάζει η τιμή N του διαιρέτη συχνότητας μέσω του block *Repeating Sequence Stair* το οποίο βγάζει στην έξοδό του ανά σταθερά χρονικά διαστήματα την τιμή του διαιρέτη που πρέπει. Οι τιμές που πρέπει να πάρει ο διαιρέτης για να γίνουν όλα τα βήματα στη συχνότητα ώστε το σήμα εξόδου του PLL να είναι FMCW έχουν προορισθεί στο *Repeating Sequence Stair* block.

Αν θέλουμε να έχουμε το ίδιο βήμα στη συχνότητα του σήματος εξόδου του PLL με την περίπτωση του πρώτου PLL, δηλαδή 9.625MHz , τότε πρέπει η συχνότητα αναφοράς στο παραπάνω σύστημα να είναι σταθερή στα 9.625MHz και ο διαιρέτης να ξεκινάει από το 8000, να καταλήγει αυξανόμενος κατά ένα σε κάθε βήμα στην τιμή 8064 και στη συνέχεια να μειώνεται κατά ένα μέχρι την τιμή 8000. Αυτός θα ήταν ο πλέον ιδανικός τρόπος να γίνουν όλα τα βήματα στη συχνότητα εξόδου του PLL χωρίς να έχω τα προβλήματα με το overshoot στην τάση εισόδου του VCO.

Όμως με διαιρέτη 8000 και πάνω, ο χρόνος κλειδώματος του PLL που είναι και το σταθερό χρονικό διάστημα που μεσολαβεί από το ένα βήμα στο επόμενο της συχνότητας εξόδου του PLL είναι $2\mu\text{s}$, δηλαδή ακριβώς τέσσερις φορές μεγαλύτερο σε σχέση με την περίπτωση του πρώτου PLL όπου ο διαιρέτης συχνότητας είχε την τιμή N 1000 και ο χρόνος κλειδώματος πάντα για το ίδιο βήμα στη συχνότητα και με ίδιο φίλτρο ήταν $0.5\mu\text{s}$. Αυτό σημαίνει ότι με δεδομένο ότι με το πρώτο PLL χρειάζονταν 36 ώρες περίπου για να γίνουν όλα τα βήματα στη συχνότητα εξόδου (αύξηση και μείωση), με το δεύτερο PLL χρειάζονται περίπου $36 * 4 = 144$ ώρες, δηλαδή περίπου 5 μέρες προσομοίωσης! Αυτό προφανώς δε μπορεί να γίνει.


Για αυτό το λόγο, προκειμένου να δείξω ότι το βήμα στη συχνότητα εξόδου γίνεται χωρίς κανένα πρόβλημα αλλάζοντας την τιμή N του διαιρέτη συχνότητας, επέλεξα το βήμα να είναι $77MHz$ αντί για $9.625MHz$, δηλαδή οκτώ φορές μεγαλύτερο ώστε ο χρόνος ολοκλήρωσης της προσομοίωσης να είναι μικρός (4 ώρες περίπου).

Οπότε ορίζοντας τη συχνότητα αναφοράς σταθερή στα $77MHz$ και μεταβάλλοντας τον διαιρέτη συχνότητας κατά ένα σε κάθε βήμα από το 1000 μέχρι το 1008 και πάλι πίσω είχα τα εξής αποτελέσματα:



Σχήμα 6.3.16 : Τιμή διαιρέτη συχνότητας για όλα τα βήματα

Στο παραπάνω σχήμα βλέπουμε την τιμή του διαιρέτη συχνότητας για όλα τα βήματα, αλλά ακριβώς την ίδια γραφική (με τιμές από $77GHz$ μέχρι $77.616GHz$ και πάλι πίσω) θα είχε η συχνότητα εξόδου του PLL. Προφανώς, σήμα FMCW σημαίνει ότι η παραπάνω γραφική του διαιρέτη άρα και της συχνότητας εξόδου πρέπει να επαναλαμβάνεται αενάως στο χρόνο με περίοδο τη χρονική διάρκεια ολοκλήρωσης των παραπάνω μεταβολών που είναι $8\mu s$.




Σχήμα 6.3.17 : Τάση εισόδου του VCO για τα 16 βήματα του διαιρέτη του σχήματος 6.3.16

Στο προηγούμενο σχήμα φαίνονται τα βήματα από τα $77GHz$ μέχρι τα $77.616GHz$ και πάλι πίσω μέχρι τα $77GHz$ όσον αφορά στην τάση εισόδου του VCO. Όπως φαίνεται, το PLL συμπεριφέρεται με ιδανικό τρόπο και η τάση του VCO δεν παρουσιάζει αυξανόμενα overshoot. Αντιθέτως το overshoot της τάσης εισόδου του VCO είναι ελάχιστο και σταθερό από βήμα σε βήμα.

Με βάση τα παραπάνω καταλαβαίνουμε ότι αν το βήμα στη συχνότητα εξόδου ήταν 9.625MHz και είχαμε την επεξεργαστική ισχύ να γίνει ολόκληρο το co-simulation, τότε θα είχε υλοποιηθεί το σύστημα όπως ακριβώς θα το ήθελα καθώς όλα τα βήματα θα γίνονταν χωρίς κανένα πρόβλημα.

Επίσης, για τα βήματα που παρουσιάστηκαν στα σχήματα 6.3.16 και 6.3.17 παραθέτω το ρεύμα στην είσοδο του φίλτρου για να διαπιστωθεί η λειτουργία του συνδυασμού PFD – PI φίλτρο ως PFD με charge pump έξοδο.



Σχήμα 6.3.18 : Ρεύμα εισόδου του φίλτρου

Παραπάνω βλέπουμε ότι έχω παλμούς ρεύματος στην είσοδο του φίλτρου με πλάτος 1mA . Μέχρι τα $4.5\mu\text{s}$ φαίνεται ότι η τάση σε κάθε βήμα μειώνεται ώστε η συχνότητα εξόδου του VCO να αυξηθεί. Μετά τα $4.5\mu\text{s}$ γίνεται το αντίθετο.

6.4 Θόρυβος φάσης εξόδου PLL

Μέσα από το co-simulation δεν γίνεται να υπολογίσουμε τον συνολικό θόρυβο φάσης στην έξοδο του PLL για το λόγο που έχει αναλυθεί στην τελευταία παράγραφο της παραγράφου 5.1.4. Βέβαια τα στοιχεία του PLL που χρησιμοποιούνται είναι όλα ιδανικά. Επομένως όλα τα στοιχεία του PLL πλην του φίλτρου και του VCO δεν συνεισφέρουν στον θόρυβο φάσης της εξόδου. Το φίλτρο είναι ενεργό και σύμφωνα με την παράγραφο 1.6.1.5 θα έπρεπε να συμβάλλει στον θόρυβο φάσης της εξόδου, αλλά ο τελεστικός ενισχυτής που έχει είναι ιδανικός.

Οπότε το μοναδικό στοιχείο που συμβάλλει στον θόρυβο φάσης της εξόδου είναι ο VCO. Για αυτόν μεμονωμένα έχει υπολογιστεί ο θόρυβος φάσης και δίνεται στα σχήματα 4.7.10 έως 4.7.12. Είναι για τον ανοιχτό βρόχο του PLL $f_c = \frac{\omega_c}{2\pi} = \frac{2.4287 \cdot 10^7}{2\pi} = 3.866\text{MHz}$. Επομένως σύμφωνα με τους τύπους της θεωρίας (1.35) και (1.36) της παραγράφου 1.6.1.4, επειδή υπολογίζουμε τον θόρυβο φάσης σε offset 1MHz από την κύρια συνιστώσα και επειδή είναι $1\text{MHz} < f_c$, ο συνολικός θόρυβος φάσης στην έξοδο του PLL θα είναι περίπου ίσος με τον θόρυβο φάσης του VCO πολλαπλασιασμένο με μία σταθερά η οποία όπως φαίνεται και στο σχήμα 1.6.1.10 είναι μικρότερη από 1. Άρα περιμένουμε ο θόρυβος φάσης σε offset 1MHz που προέρχεται από τον VCO στην έξοδο του PLL να είναι ακόμα μικρότερος από τον θόρυβο φάσης του VCO.

Αν $S_{\theta nVCO}(f_m)$ είναι ο θόρυβος φάσης του VCO τότε με βάση τους τύπους (2.34), (1.35) και (1.36) (λογαριθμίζω την (1.36) και ουσιαστικά στον θόρυβο φάσης -84.32dBc/Hz του σχήματος 4.6.3 προσθέτω το $20 \log|G_n|$, όπου το G_n δίνεται από τον τύπο (1.35)), μία εκτίμηση του θορύβου φάσης σε offset 1MHz στην έξοδο του PLL είναι η παρακάτω:

$$S_{\theta n, out}(1MHz) = -84.32dBc/Hz - 17.2131dB = -101.53dBc/Hz$$

Το παραπάνω αποτέλεσμα είναι εκτίμηση γιατί εφαρμόζω τη θεωρία πάνω σε αποτέλεσμα προσομοίωσης που είναι ο θόρυβος φάσης του VCO $-84.32dBc/Hz$ για τάση εισόδου 0.6V. Προφανώς για άλλες τάσεις εισόδου του VCO θα αλλάζει ο θόρυβος φάσης στην έξοδο του PLL, αλλά θα κυμαίνεται σε μια περιοχή κοντά και γύρω από την προηγούμενη εκτίμηση.

7

Συμπεράσματα

Στην εργασία αυτή σχεδιάστηκε ένας VCO στα $77GHz$ σε τεχνολογία IBM 90nm στο *Virtuoso Front to Back Design Environment* του Cadence και ένα integer-N PLL στο περιβάλλον Matlab/Simulink και τελικά έγινε το co-simulation των δύο κυκλωμάτων.

- Τα βασικά χαρακτηριστικά (υπολογισμένα για φορτίο 100fF) του σχηματικού κυκλώματος του VCO συνοψίζονται στον παρακάτω πίνακα:

Χαρακτηριστικά VCO	
Τροφοδοσία	1.2V
Κατανάλωση ισχύος	11.67mW
Συχνότητα λειτουργίας	76.4GHz – 78.45GHz
Θόρυβος φάσης (1MHz offset)	-84.32dBc/Hz

Πίνακας 7.1 : Βασικά χαρακτηριστικά VCO

- Τα βασικά χαρακτηριστικά (υπολογισμένα για φορτίο 30fF) του extracted κυκλώματος του VCO από post-layout προσομοιώσεις συνοψίζονται στον παρακάτω πίνακα:

Χαρακτηριστικά extracted VCO	
Τροφοδοσία	1.2V
Κατανάλωση ισχύος	11.3mW
Συχνότητα λειτουργίας	76.45GHz – 78.15GHz
Θόρυβος φάσης (1MHz offset)	-88.92dBc/Hz

Πίνακας 7.2 : Βασικά χαρακτηριστικά του extracted VCO

- Σχεδιάσθηκαν στο Simulink δύο PLLs. Και τα δύο έχουν τον ίδιο ανιχνευτή φάσης/συχνότητας PFD, το ίδιο PI ενεργό φίλτρο δεύτερης τάξης και χρησιμοποιούν και τα δύο κατά το co-simulation το σχηματικό κύκλωμα του VCO και όχι το extracted. Αυτό γιατί με το extracted το co-simulation ήταν πολύ αργό λόγω όγκου δεδομένων και επίσης γιατί με το extracted το PLL δε μπορούσε να κλειδώσει. Η διαφορά μεταξύ των δύο PLL είναι ότι στο ένα τα βήματα της συχνότητας εξόδου του PLL γίνονται αλλάζοντας τη συχνότητα αναφοράς με διαιρέτη συχνότητας σταθερό ενώ στο άλλο τα βήματα στην συχνότητα εξόδου του PLL γίνονται μεταβάλλοντας τον ακέραιο διαιρέτη συχνότητας με σταθερή τη συχνότητα αναφοράς. Παρακάτω ακολουθούν τα κύρια χαρακτηριστικά του καθενός από τα δύο PLLs.

PLL με μεταβλητή συχνότητα αναφοράς	
Χρόνος κλειδώματος	500ns
Διαίρετης συχνότητας N	1000
Συχνότητα λειτουργίας	77GHz – 77.616GHz
Βήμα συχνότητας εξόδου	9.625MHz
Συχνότητα αναφοράς	77MHz – 77.616MHz
Θόρυβος φάσης	-101.53dBc/Hz

Πίνακας 7.3 : Βασικά χαρακτηριστικά PLL με μεταβλητή συχνότητα αναφοράς

PLL με μεταβλητό διαιρέτη συχνότητας	
Χρόνος κλειδώματος	500ns
Διαίρετης συχνότητας N	1000 – 1008
Συχνότητα λειτουργίας	77GHz – 77.616GHz
Βήμα συχνότητας εξόδου	77MHz
Συχνότητα αναφοράς	77MHz
Θόρυβος φάσης	-101.53dBc/Hz

Πίνακας 7.4 : Βασικά χαρακτηριστικά PLL με μεταβλητό διαιρέτη συχνότητας

- Στην περίπτωση του PLL με μεταβλητό διαιρέτη συχνότητας θα μπορούσε το βήμα στη συχνότητα εξόδου να είναι 9.625MHz χρησιμοποιώντας διαιρέτη συχνότητας που θα μεταβάλλεται από βήμα σε βήμα παίρνοντας τις τιμές 8000 – 8064. Όμως τότε ο χρόνος κλειδώματος σε κάθε συχνότητα θα ήταν 2μs και θα χρειαζόνταν 5 μέρες co-simulation για να ολοκληρωθούν όλα τα βήματα που χρειάζονται για να είναι το σήμα στην έξοδο του PLL FMCW.
- Με χρόνο κλειδώματος 500ns και βήμα συχνότητας εξόδου 9.625MHz χρειάζονται 129 βήματα * 500ns = 64.5μs (36 ώρες περίπου πραγματικού χρόνου) για να ολοκληρωθούν όλα τα βήματα από τα 77GHz ως τα 77.616GHz και πάλι πίσω ως τα 77GHz ακολουθώντας τριγωνική διαμόρφωση στο σήμα αναφοράς.
- Η επικοινωνία μεταξύ Simulink και Cadence γίνεται με το block του Cadence για το Simulink που λέγεται *SpectreRF Engine*. Σε αυτό το block ορίζονται το port επικοινωνίας και οι παράμετροι που ρυθμίζουν την μεταφορά των δεδομένων.
- Η επικοινωνία Simulink-Cadence δεν θα πρέπει να θεωρείται πάντα σταθερή και δεδομένη. Είναι μερικές φορές που τυχαία αργούν να σταλούν δεδομένα από τον Spectre στο Simulink. Τότε αν χρησιμοποιείται ενεργό φίλτρο γίνεται τεράστιο overshoot στην τάση εισόδου του VCO και τελικά σταματάει η προσομοίωση.
- Κατά τη μεταφορά των δεδομένων μεταξύ Simulink-Cadence στέλνονται δεδομένα κάθε *maximum step* δευτερόλεπτα, που είναι το μέγιστο βήμα προσομοίωσης που χρησιμοποιείται από το Simulink. Οπότε αν το *maximum step* είναι μεγαλύτερο από το step που χρησιμοποιεί ο Spectre τότε παραμορφώνεται το σήμα του VCO αφού υφίσταται ανεπαρκή δειγματοληψία. Στην περίπτωσή μου το *maximum step* ήταν μεγαλύτερο από το step του Spectre για να είναι πιο γρήγορο το co-simulation.

- Κατά τη διάρκεια του co-simulation Simulink-Cadence το 90% περίπου της επεξεργαστικής ισχύος καταναλώνει ο προσομοιωτής Spectre και αντίστοιχα το 10% το Simulink. Βέβαια αυτό εξαρτάται και από τον Solver και το step της προσομοίωσης που έχει επιλεγεί στο Simulink, αλλά και πάλι η προσομοίωση με τον Spectre παράγει απείρως πιο πολλά δεδομένα.
- Σε αυτή την εργασία αποδείχθηκε ότι μπορεί να γίνει επιτυχώς το co-simulation κυκλωμάτων που το ένα προσομοιώνεται στο Cadence και το άλλο στο Simulink.

Προτάσεις για περαιτέρω ενασχόληση

- Στο PLL με τη μεταβλητή συχνότητα αναφοράς δεν κατάφερα να το ρυθμίσω ώστε να κλειδώνει και στις 129 συχνότητες από τα $77GHz$ ως τα $77.616GHz$ και πάλι πίσω ως τα $77GHz$ με βήμα $9.625kHz$ στη συχνότητα αναφοράς ακολουθώντας τριγωνική διαμόρφωση στο σήμα αναφοράς. Το PLL κλείδωνε στις πρώτες 65 συχνότητες κατά τις οποίες αυξάνεται με το γνωστό βήμα η συχνότητα αναφοράς. Στη συνέχεια κάτι ανεξήγητο γινόταν και ερχόταν πολύ πιο νωρίς η ακμή του σήματος αναφοράς οδηγώντας την τάση στην είσοδο του VCO σε πολύ αρνητικές τιμές και μετά σε μεγάλο θετικό overshoot με αποτέλεσμα να σταματάει το co-simulation λόγω σφάλματος του Spectre. Κάποιος θα μπορούσε να βρει τη λύση σε αυτό το πρόβλημα.
- Αν στο μέλλον αυξηθεί πολύ η επεξεργαστική ισχύς των υπολογιστών του Εργαστηρίου Ηλεκτρονικής τότε μπορεί να δοκιμαστεί να γίνει το co-simulation του VCO με το PLL που έχει μεταβλητό διαιρέτη συχνότητας ορίζοντας ως βήμα στη συχνότητα εξόδου τα $9.625MHz$ ή κάποιο βήμα μικρότερο από αυτό ώστε να έχουμε πραγματικό FMCW σήμα στην έξοδο του PLL χωρίς προβλήματα κατά την προσομοίωση στο Simulink.
- Τέλος θα μπορούσε να βελτιωθεί περαιτέρω το layout του VCO, να μικρύνουν οι παρασιτικές χωρητικότητες των αγώγιμων δρόμων και να μεγαλώσουν οι varactors ώστε τελικά να μπορεί να χρησιμοποιηθεί το layout του VCO στο co-simulation με το PLL.

Βιβλιογραφία

Βασική βιβλιογραφία

- [1] Toshiya Mitomo, *Member IEEE*, Naoko Ono, Hiroaki Hoshino, Yoshiaki Yoshihara, *Member IEEE*, Osamu Watanabe, *Member IEEE*, and Ichiro Seto, *Member IEEE*, “A 77GHz 90 nm CMOS Transceiver for FMCW Radar Applications”, *IEEE Journal of Solid-State Circuits*, vol. 45, no. 4, April 2010
- [2] Roland E. Best, “Phase-Locked Loops Design, Simulation, and Applications”, Fifth Edition
- [3] Wai-Kai Chen, “Analog and VLSI Circuits”, *The Circuits and Filters Handbook Third Edition*
- [4] Carlos Quemada, Guillermo Bistué, Iñigo Adin, “Design Methodology for RF CMOS Phase Locked Loops”
- [5] Dean Banerjee, “PLL Performance, Simulation, and Design”, Fourth Edition
- [6] Prof. Shen-luan Liu, “Analysis and Design of Phase-Locked Loops”, διαφάνειες μαθήματος, National Taiwan University
- [7] Bezhad Razavi, “Design of Analog CMOS Integrated Circuits”
- [8] Randall W. Rhea, “Discrete Oscillator Design linear, nonlinear, transient, and noise domains”, pp. 146-149
- [9] J. H. C. Zhan, J. S. Duster, K. T. Kornegay, “A Comparative Study of Common MOS VCO Topologies”, Cornell Broadband Communications Research Laboratory, Cornell University
- [10] Ali Hajimiri, Thomas H. Lee, “Phase Noise in CMOS LC Differential Oscillators”, Center for Integrated Systems, Stanford
- [11] Γιάννης Τσιβίδης, “Αναλογικά Κυκλώματα VLSI”, Σημειώσεις, 1992
- [12] Paul R. Gray, Paul J. Hurst, Stephen H. Lewis, Robert G. Meyer, “Ανάλυση και Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων”, Τέταρτη Αμερικανική Έκδοση, Εκδόσεις Κλειδάριθμος
- [13] Skyworks Solutions, Inc. , “Varactor Diodes”, Application Note

Συμπληρωματική βιβλιογραφία

1. Cristopher Saint, Judy Saint, "IC Mask Design Essential Layout Techiques", McGraw-Hill, 2002
2. Yang Lin, David E. Kotecki, "A 312GHz fourth-harmonic voltage-controlled oscillator in 130nm SiGe BiCMOS technology", Department of Electrical and Computer Engineering, University of Maine
3. Ali Hajimiri, Thomas H. Lee, "A General Theory of Phase Noise in Electrical Oscillators", IEEE Journal of Solid-State Circuits, vol. 33, no. 2, February 1998
4. Sophocles J. Orfanidis, "Introduction to Signal Processing"
5. Rainee N. Simons, "Coplanar Waveguide Circuits, Components, and Systems", John Wiley & Sons, 2001
6. Maria del Mar Hershenson, Ali Hajimiri, Sunderarajan S. Mohan, Stephen P. Boyd, Thomas H. Lee, "Design and Optimization of LC Oscillators", IEEE, 1999
7. Ali Hajimiri, Thomas H. Lee, "Design Issues in CMOS Differential LC Oscillators", IEEE Journal of Solid-State Circuits, vol. 34, no. 5, May 1999
8. Alex Katz, Ofir Degani, Eran Socher, "Design and Optimization of a Low-Noise Cross-Coupled Fundamental VCO in 90 nm CMOS for 60GHz Applications", IEEE, 2011
9. Alex Katz, Ofir Degani, Yosi Shacham-Diamand, Eran Socher, "A beyond 60GHz Cross-Coupled Fundamental VCO in 45 nm CMOS", IEEE
10. In Young-Lee, Seok-Ju Yun, Seung-Min Oh, Sang-Gug Lee, "A Low-Parasitic and Common-Centroid Cross-Coupled CMOS Transistor Structure for High-Frequency VCO Design", IEEE Electron Device Letters, vol. 30, no. 5, May 2009
11. Markus Pichler, Andreas Stelzer, Peter Gulden, Claus Seisenberger, Martin Vossiek, "Phase-Error Measurement and Compensation in PLL Frequency Synthesizers for FMCW Sensors-I: Context and Application", IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 54, no. 5, May 2007
12. Markus Pichler, Andreas Stelzer, Peter Gulden, Claus Seisenberger, Martin Vossiek, "Phase-Error Measurement and Compensation in PLL Frequency Synthesizers for FMCW Sensors-II: Theory", IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 54, no. 6, June 2007
13. Sinisa Milicevic, Leonard McEachern, "Frequency of Oscillation of a Cross-Coupled CMOS VCO with Resistor Tail Biasing", IEEE, 2007
14. Sergio Gagliolo, Giacomo Pruzzo, Daniele D. Caviglia, "Phase Noise Performances of a Cross-Coupled CMOS VCO with Resistor Tail Biasing"
15. P. Dudulwar, K. Shah, H. Le, J. Singh, "Design and Analysis of Low Power Low Phase Noise VCO", MIXDES 2006, Gdynia, Poland, 22-24 June 2006

