



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ, ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
ΠΛΗΡΟΦΟΡΙΚΗΣ

Κύκλωμα Αναλογικής Επεξεργασίας Σήματος σε
Τεχνολογία CMOS για Μαγνητικό Αισθητήρα
Ανισοτροπικής Μαγνητοαντίστασης (AMR)

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

ΤΟΥ

ΑΡΓΥΡΙΟΥ Χ.
ΠΑΤΙΚΟΥ

Επιβλέπων: Παύλος-Πέτρος Σωτηριάδης
Καθηγητής Ε.Μ.Π.

Αθήνα, Μάρτιος 2023



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ
ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ, ΗΛΕΚΤΡΟΝΙΚΗΣ
ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

**Κύκλωμα Αναλογικής Επεξεργασίας Σήματος σε
Τεχνολογία CMOS για Μαγνητικό Αισθητήρα
Ανισοτροπικής Μαγνητοαντίστασης (AMR)**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

ΤΟΥ

**ΑΡΓΥΡΙΟΥ Χ.
ΠΑΤΙΚΟΥ**

Επιβλέπων: Παύλος-Πέτρος Σωτηριάδης
Καθηγητής Ε.Μ.Π.

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 13^η Μαρτίου 2023.

.....
Παύλος-Πέτρος Σωτηριάδης
Καθηγητής Ε.Μ.Π.

.....
Αθανάσιος Παναγόπουλος
Καθηγητής Ε.Μ.Π.

.....
Ιωάννα Ρουσσάκη Αναπλ.
Καθηγήτρια Ε.Μ.Π.

Αθήνα, Μάρτιος 2023.

.....
Αργύριος Χ. Πατίκος

Διπλωματούχος Ηλεκτρολόγος Μηχανικός και Μηχανικός Υπολογιστών Ε.Μ.Π.

Copyright © Αργύριος Χ. Πατίκος, 2023.

Με επιφύλαξη παντός δικαιώματος. All rights reserved.

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα. Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Η παρούσα εργασία πραγματεύεται τη σχεδίαση ενός αναλογικού κυκλώματος Signal Conditioning σε τεχνολογία CMOS συνδεδεμένο σε τοπολογία αρνητικής ανάδρασης με τον αισθητήρα ανισοτροπικής μαγνητοαντίστασης HMC 1001/2 της Honeywell. Αρχικά, γίνεται μία περιγραφή του φαινομένου AMR καθώς και των χαρακτηριστικών του αισθητήρα που είναι σχετικά με τη σχεδίαση. Στη συνέχεια, τίθενται προδιαγραφές για το κύκλωμα υπό σχεδίαση βάσει των επιθυμητών χαρακτηριστικών για το τελικό σύστημα. Ακολουθεί η σχεδίαση του συστήματος σε τεχνολογία ολοκληρωμένου κυκλώματος CMOS. Τέλος, γίνεται προσομοίωση του ολικού συστήματος και αξιολόγηση της επίδοσής του.

Λέξεις Κλειδιά

CMOS, AMR, Analog IC Design, Microelectronics, Ολοκληρωμένα Κυκλώματα, Τελεστικός Ενισχυτής, Βαθυπερατό Φίλτρο, Στάδιο Εξόδου Class AB, Chopping

Abstract

The present Diploma Thesis treats the design of an analog Signal Conditioning circuit in CMOS integrated circuit technology connected in negative feedback to an HMC 1001/2 anisotropic magnetoresistance sensor from Honeywell. Initially, the AMR phenomenon as well as characteristics of the AMR sensor relevant to the following design are discussed. Next, specifications of the circuit to be designed are set based on the desired performance of the final system. That is followed by the design of the Signal Conditioning Circuit in CMOS integrated circuit technology. Finally, the whole system is simulated and its performance evaluated.

Keywords

CMOS, AMR, Analog IC Design, Microelectronics, Integrated Circuits, Operational Amplifier, Low Pass Filter, Class AB Output Stage, Chopping

Ευχαριστίες

Αφιερώνω αυτήν την εργασία στον πατέρα μου που δεν πρόλαβε να με δει να αποφοιτώ και στην μητέρα μου και τον αδερφό μου για τη συνεχή παρότρυνση και υποστήριξή τους.

Επίσης, ευχαριστώ τόσο τον καθηγητή κ. Σωτηριάδη όσο και τους υποψήφιους διδάκτορες Νεοκλή Χατζηγεωργίου και Βασίλη Αλιμήση για την καθοδήγησή τους και την εμπιστοσύνη που μου έδειξαν στην εκπόνηση της εργασίας.

Περιεχόμενα

1	Εισαγωγή	19
2	Φαινόμενο AMR - Αισθητήρας HMC 1001/2	21
2.1	Φαινόμενο AMR	21
2.2	Αισθητήρας AMR	24
2.3	HMC 1001/2	25
3	Αρχιτεκτονική και Προδιαγραφές	28
3.1	Αρχιτεκτονική Κλειστού Βρόχου	28
3.2	Προδιαγραφές Κυκλώματος Signal Conditioning	29
3.3	Σύνοψη	31
4	Υλοποίηση σε CMOS	32
4.1	Εισαγωγή	32
4.2	Ενισχυτής	34
4.2.1	Εισαγωγή	34
4.2.2	Ανάλυση Nested Current Mirror Amplifier	35
4.2.3	Σχεδίαση Nested Current Mirror Amplifier	36
4.2.4	Ανάλυση και Σχεδίαση Common Mode Feedback	38
4.2.5	Αποτελέσματα Προσομοίωσης	39
4.3	Chopping	40
4.3.1	Υλοποίηση στον ενισχυτή NCM	42
4.4	Βαθυπερατό Φίλτρο	43
4.4.1	Εισαγωγή	43
4.4.2	Ανάλυση Βαθυπερατού Φίλτρου	44
4.4.3	Σχεδίαση Βαθυπερατού Φίλτρου	45
4.4.4	Ανάλυση και Σχεδίαση Common Mode Feedback	46
4.4.5	Αποτελέσματα Προσομοίωσης	47
4.5	Στάδιο Εξόδου Class AB	49
4.5.1	Εισαγωγή	49
4.5.2	Ανάλυση Σταδίου Class AB	50

4.5.3	Σχεδίαση Σταδίου Class AB	52
4.5.4	Αποτελέσματα Προσομοίωσης	53
4.6	Κύκλωμα Bandgap-Biasing	55
4.6.1	Εισαγωγή	55
4.6.2	Ανάλυση και Σχεδίαση Κυκλώματος Bandgap-Biasing . . .	55
4.6.3	Αποτελέσματα Προσομοίωσης	58
5	Τελικό Σύστημα	59
5.1	Μοντελοποίηση Αισθητήρα	59
5.2	Προσομοίωση Συστήματος Κλειστού Βρόχου	60
6	Σύνοψη	67
A'	Αποδείξεις	68
A'.1	Ενισχυτής Nested Current Mirror	68
A'.2	Common Mode Feedback	70
A'.3	Στάδιο εξόδου Class AB	72

Κατάλογος σχημάτων

1.1	Γενική μορφή συστήματος αισθητήρα.	19
2.1	Φαινόμενο ανισοτροπικής μαγνητοαντίστασης.	21
2.2	Μεταβολή της αντίστασης ως προς το εξωτερικό πεδίο για $H_x=0$ (Σχέση 2.3).	22
2.3	Μεταβολή της αντίστασης ως προς το εξωτερικό πεδίο για $H_x=0$ (Σχέση 2.4).	23
2.4	Διάταξη Barber Poles.	23
2.5	Διάταξη πλήρους γέφυρας Wheatstone.	24
2.6	Παρασιτικές χωρητικότητες μεταξύ των ακροδεκτών της γέφυρας και των ακροδεκτών του πηνίου αντιστάθμισης και απλοποίησή τους.	27
2.7	Χαρακτηριστικά αισθητήρα HMC 1001/2 [5].	27
3.1	Block διάγραμμα του προτεινόμενου συστήματος κλειστού βρόχου.	28
3.2	Κυκλωματική προσέγγιση του συστήματος κλειστού βρόχου. . . .	30
4.1	Αρχιτεκτονική κυκλώματος CMOS.	32
4.2	Γενική μορφή ενισχυτή ενός σταδίου σε CMOS.	34
4.3	Nested Current Mirror Amplifier [16].	35
4.4	Ενισχυτής Common Mode Feedback για τον ενισχυτή NCM [9]. . .	38
4.5	Πλάτος και φάση του AC κέρδους του NCM.	40
4.6	Πλάτος και φάση του Loop Gain του CMFB.	41
4.7	Chopper - Οι διακόπτες υλοποιούνται με την transmission gate που παρουσιάζεται δεξιά. Η μπάρα υποδεικνύει λογική αντιστροφή. . . .	41
4.8	Input referred θόρυβος του NCM.	42
4.9	Output referred θόρυβος του NCM.	43
4.10	Τοπολογία πλήρως διαφορικού βαθυπερατού φίλτρου [2].	43
4.11	Υλοποίηση του πλήρως διαφορικού βαθυπερατού φίλτρου.	44
4.12	Ενισχυτής Common Mode Feedback για το βαθυπερατό φίλτρο [9].	46
4.13	Πλάτος και φάση του AC κέρδους του LPF.	48
4.14	Πλάτος και φάση του Loop Gain του CMFB.	48
4.15	Στάδιο εξόδου Class AB [18].	50


4.16	Πλάτος και φάση του AC κέρδους του σταδίου εξόδου.	54
4.17	Ρεύμα εξόδου του σταδίου εξόδου ως προς την διαφορική τάση εισόδου.	55
4.18	Κύκλωμα Bandgap [9].	56
4.19	Ενισχυτή Current Mirror OpAmp.	57
4.20	Ρεύμα εξόδου κυκλώματος Bandgap ως προς τη θερμοκρασία. . .	58
4.21	Πρώτη παράγωγος ρεύματος εξόδου κυκλώματος Bandgap ως προς τη θερμοκρασία.	58
5.1	Μοντέλο στοιχείου της γέφυρας Wheatstone.	60
5.2	Πλάτος και φάση του κέρδους $G_{SC}(s)$ του κυκλώματος Signal Conditioning.	61
5.3	DC απόκριση συστήματος κλειστού βρόχου (κόκκινο) και open loop γέφυρας AMR (κίτρινο).	62
5.4	Πρώτη παράγωγος DC απόκρισης συστήματος κλειστού βρόχου (κόκκινο) και open loop γέφυρας AMR (κίτρινο) ως προς το μαγνητικό πεδίο εισόδου.	63
5.5	Πλάτος και φάση AC απόκρισης του πεδίου ανάδρασης H_{fb}	63
5.6	Πλάτος και φάση AC απόκρισης της τάσης V_{sense}	64
5.7	Transient απόκριση για ημιτονική είσοδο πλάτους 1mG και συχνότητας 100Hz, απουσία Chopping.	64
5.8	Transient απόκριση για ημιτονική είσοδο πλάτους 2G και συχνότητας 0.1Hz, απουσία Chopping.	65
5.9	Transient απόκριση για ημιτονική είσοδο πλάτους 2G και συχνότητας 1Hz, με Chopping στα 10kHz.	65
5.10	Transient απόκριση στους chopper πριν και μετά τον ενισχυτή για ημιτονική είσοδο πλάτους 1m και συχνότητας 100Hz, με Chopping στα 100kHz.	66
5.11	Transient απόκριση στους chopper πριν και μετά τον ενισχυτή για ημιτονική είσοδο πλάτους 1m και συχνότητας 100Hz, με Chopping στα 100kHz.	66

Κατάλογος πινάκων

2.1	Χρήσιμα μεγέθη για την προσομοίωση του αισθητήρα HMC 1001/2	26
3.1	Προδιαγραφές	31
4.1	Παράμετροι της τεχνολογίας TSMC 180nm BCD	33
4.2	Σχεδίαση του Nested Current Mirror	36
4.3	Σχεδίαση του Nested Current Mirror	37
4.4	Σχεδίαση του CMFB του NCM	39
4.5	Σχεδίαση του Low Pass Filter	45
4.6	Σχεδίαση του Low Pass Filter	46
4.7	Σχεδίαση του CMFB του NCM	47
4.8	Σχεδίαση του σταδίου εξόδου.	52
4.9	Σχεδίαση του σταδίου εξόδου.	53
4.10	Σχεδίαση του ενισχυτή Current Mirror OpAmp.	57

Κεφάλαιο 1

Εισαγωγή



Σχήμα 1.1: Γενική μορφή συστήματος αισθητήρα.

Η γενική μορφή ενός συστήματος αισθητήρα φαίνεται στο Σχήμα 1.1. Το πρώτο στάδιο είναι ο ίδιος ο αισθητήρας ο οποίος έρχεται σε επαφή με το φυσικό σήμα και το μετατρέπει σε ηλεκτρικό είτε με τη μορφή τάσης είτε με τη μορφή ρεύματος. Ο τελικός στόχος είναι αυτό το σήμα να μεταδοθεί ή να μετατραπεί σε ψηφιακή μορφή για περαιτέρω επεξεργασία. Ωστόσο, σχεδόν ποτέ δεν βρίσκεται στην κατάλληλη μορφή ως προς διάφορες παραμέτρους με κύρια το πλάτος για να μπορούν γίνουν τα παραπάνω. Για αυτόν τον λόγο ανάμεσα στις δύο βαθμίδες παρεμβάλλεται ένα στάδιο αναλογικής επεξεργασίας (Signal Conditioning), το οποίο φέρνει το σήμα στην κατάλληλη μορφή. Η κύρια λειτουργία αυτού του σταδίου είναι η ενίσχυση αλλά μπορεί επίσης να μεταβάλλει το επίπεδο Common Mode (CM), να κάνει φιλτράρισμα, προσαρμογή φορτίου και διαμόρφωση ή αποδιαμόρφωση [1]. Σε ορισμένα συστήματα αισθητήρων παρέχεται η δυνατότητα αρνητικής ανάδρασης. Η αξιοποίηση αυτής μπορεί να αποφέρει πολλά θετικά όπως η μείωση των παρεμβολών [1], γραμμικοποίηση, απευαισθητοποίηση του κέρδους [2], αύξηση του εύρους λειτουργίας του αισθητήρα και θερμοκή ανεξαρτησία [3].


Η παρούσα εργασία πραγματεύεται τη σχεδίαση ενός συστήματος αναλογικής επεξεργασίας σήματος για τον μαγνητικό αισθητήρα ανισοτροπικής μαγνητοαντίστασης (AMR) HMC 1001/2 της Honeywell, με χρήση αρνητικής ανάδρασης, σε τεχνολογία ολοκληρωμένου κυκλώματος CMOS TSMC 180nm. Το φαινόμενο της μαγνητοαντίστασης και οι ιδιότητες του αισθητήρα συζητούνται στο Κεφάλαιο 2. Η αρχιτεκτονική του κυκλώματος και η υλοποίησή του σε τεχνολογία CMOS περιγράφονται στα Κεφάλαια 3 και 4 αντίστοιχα. Η προσομοίωση του τελικού συστήματος και τα αποτελέσματα αυτής παρουσιάζονται στο Κεφάλαιο 5.

Κεφάλαιο 2

Φαινόμενο AMR - Αισθητήρας HMC 1001/2

2.1 Φαινόμενο AMR

Το φαινόμενο της μαγνητοαντίστασης, δηλαδή της μεταβολής της ηλεκτρικής αντίστασης σε ένα υλικό παρουσία μαγνητικού πεδίου, παρουσιάζεται σε πρακτικά όλα τα μέταλλα. Ωστόσο, είναι μετρήσιμο μόνο για μεγάλες τιμές πεδίου και σε χαμηλές θερμοκρασίες. Επαρκώς μεγάλη μεταβολή της αντίστασης ώστε να είναι αξιοποιήσιμη σε θερμοκρασία δωματίου συναντάται σε φερρομαγνητικά μέταλλα, ημιαγωγούς και ορισμένα ορυκτά όπως είναι το Βισμούθιο [4]. Στα φερρομαγνητικά υλικά, τα οποία είναι τα συνηθέστερα σε αισθητήρες, το φαινόμενο χαρακτηρίζεται και ανισοτροπικό καθώς η αντίσταση εξαρτάται από την γωνία μεταξύ της μαγνήτισης του υλικού και του ρεύματος που το διαρρέει και από τη γωνία μεταξύ της μαγνήτισης και του άξονα ανισοτροπίας (γνωστός και ως *easy axis*).



Σχήμα 2.1: Φαινόμενο ανισοτροπικής μαγνητοαντίστασης.

Η αντίσταση μίας λεπτής λωρίδας (τεχνολογία *thin film*) φερρομαγνητικού κράματος (π.χ. Νικελίου Σιδήρου) δίνεται από τη Σχέση 2.1 όπου θ είναι η γωνία μεταξύ μαγνήτισης και ρεύματος. Η επίδραση του εξωτερικού μαγνητικού πεδίου δίνεται από τη Σχέση 2.2, όπου φ είναι η γωνία ανάμεσα στον άξονα ανισοτροπίας και τη μαγνήτιση. Συνήθως ο άξονας ανισοτροπίας είναι παράλληλος με τον άξονα


του ρεύματος και άρα $\phi = \theta$. Συνεπώς, η αντίσταση δίνεται από τη Σχέση 2.3. Όπως φαίνεται από το Σχήμα 2.2, η συνάρτηση είναι μη γραμμική γύρω από το μηδέν, αλλά μπορούμε να την γραμμικοποιήσουμε πολώνοντας τη μαγνήτιση στις 45° . Σε αυτή την περίπτωση, η αντίσταση δίνεται από τη Σχέση 2.4 [3]. Η απόκρισή της φαίνεται στο Σχήμα 2.3. Για τιμές γύρω από το μηδέν είναι γραμμική αφού ο όρος εντός της τετραγωνικής ρίζας τείνει στη μονάδα.

$$R(H_y) = R_0 + \Delta R_0 \cos^2 \theta \quad (2.1)$$

$$\sin \phi = \frac{H_y}{H_k + H_x} \quad (2.2)$$


$$R(H_y) = R_0 \pm \Delta R_0 \left[1 - \left(\frac{H_y}{H_k + H_x} \right)^2 \right] \quad (2.3)$$

$$R(H_y) = R_0 \pm \Delta R_0 \frac{H_y}{H_k + H_x} \sqrt{1 - \left(\frac{H_y}{H_k + H_x} \right)^2} \quad (2.4)$$




Σχήμα 2.2: Μεταβολή της αντίστασης ως προς το εξωτερικό πεδίο για $H_x = 0$ (Σχέση 2.3).

Μια διαδεδομένη τεχνική για την πόλωση της μαγνήτισης είναι χρήση των barber poles. Η λωρίδα του υλικού καλύπτεται με λεπτές λωρίδες αγωγίμου μετάλλου (π.χ. με αλουμίνιο ή χρυσό) οι οποίες έχουν κλίση $\pm 45^\circ$ με τον άξονα ανισοτροπίας. Λόγω της υψηλής αγωγιμότητας του μετάλλου, το ρεύμα που διαρρέει το στοιχείο παίρνει την ίδια κλίση πολώνοντας έτσι την απόκριση της αντίστασης.



Σχήμα 2.3: Μεταβολή της αντίστασης ως προς το εξωτερικό πεδίο για $H_x=0$ (Σχέση 2.4).


Πρέπει να σημειωθεί ότι ο αισθητήρας AMR μετράει την πυκνότητα μαγνητικής ροής B , μετρημένη σε μονάδες Gauss (G). Ωστόσο, στην παρούσα εργασία έχει χρησιμοποιηθεί το σύμβολο H και ο όρος μαγνητικό πεδίο, ακολουθώντας την κλασική βιβλιογραφία [3]. Επίσης, παρόλη τη χρήση του συμβόλου H γίνεται χρήση των μονάδων πυκνότητας μαγνητικής ροής. Αυτό παραμένει ορθό καθώς όπου εμφανίζεται το πεδίο είναι υπό τη μορφή λόγου, οπότε η μετατροπή από H σε B γίνεται χωρίς πρόβλημα αφού η μαγνητική διαπερατότητα απαλείφεται.



Σχήμα 2.4: Διάταξη Barber Poles.

2.2 Αισθητήρας AMR

Το φαινόμενο AMR αξιοποιείται σε αισθητήρες για τη μέτρηση του μέτρου και της διεύθυνσης της έντασης του μαγνητικού πεδίου H . Συνήθως συναντάται σε πλήρεις γέφυρες Wheatstone όπως αυτή του Σχήματος 2.5 [3], [4]. Μερικά από τα πλεονεκτήματα αυτών των αισθητήρων είναι η υψηλή ευαισθησία, το μεγάλο εύρος θερμοκρασίας λειτουργίας, το μεγάλο εύρος ζώνης και η χαμηλή ευαισθησία σε μηχανική καταπόνηση. Η διάταξη πλήρους γέφυρας είναι ιδιαίτερα επιθυμητή καθώς μειώνει την επίδραση των θερμοκρασιακών μεταβολών και αυξάνει την ευαισθησία. Επίσης, με τη χρήση πηγής ρεύματος μπορεί να αυξηθεί περαιτέρω η γραμμικότητα και η θερμική ανεξαρτησία [3].



Σχήμα 2.5: Διάταξη πλήρους γέφυρας Wheatstone.

Πολλοί αισθητήρες περιλαμβάνουν δύο πηνία ενσωματωμένα στο ίδιο chip. Το πρώτο ονομάζεται πηνίο set/reset (S/R) και είναι προσανατολισμένο με τον άξονα ανισοτροπίας των στοιχείων της γέφυρας. Το δεύτερο ονομάζεται πηνίο αντιστάθμισης (offset) και είναι προσανατολισμένο με τον άξονα ευαισθησίας των στοιχείων. Αυτά τα πηνία μπορούν να χρησιμοποιηθούν για να βελτιώσουν κάποια από τα προβλήματα των αισθητήρων AMR. Στέλνοντας παλμούς ρεύματος υψηλής έντασης και σύντομης διάρκειας στο πηνίο S/R, επαναφέρουμε ή αντιστρέφουμε τη μαγνήτιση του αισθητήρα και άρα την απόκριση της αντίστασης. Αυτή η τεχνική έχει δύο χρήσεις. Σε περίπτωση που εμφανιστεί πεδίο μεγάλης έντασης κατά τον άξονα ανισοτροπίας είναι πιθανό να καταστραφεί η μαγνήτιση και να χρειαστεί επαναφορά. Ακόμη, η περιοδική εναλλαγή της απόκρισης μπορεί να αξιοποιηθεί για την εξάλειψη ατελειών του αισθητήρα όπως είναι η τάση αποκλίσεως (offset voltage) και η επίδραση της θερμοκρασίας. Το πηνίο offset μπορεί να χρησιμοποιηθεί για την αντιστάθμιση της τάσης αποκλίσεως ή σε διάταξη κλειστού βρόχου [4].

2.3 HMC 1001/2

Ο αισθητήρας που θα χρησιμοποιηθεί στην παρούσα εργασία είναι ο HMC 1001/2 της Honeywell. Αποτελείται από μία γέφυρα όπως αυτή του Σχήματος 2.5 και από πηνία S/R και offset. Το πηνίο offset θα αναφέρεται εφεξής ως πηνίο ανάδρασης ή feedback (fb), καθώς θα χρησιμοποιηθεί σε διάταξη με αρνητική ανάδραση. Τα χαρακτηριστικά του όπως δίνονται από την εταιρία φαίνονται στο Σχήμα 2.7.

Η αντίσταση των στοιχείων $R_{+/-}$ δίνεται από τη Σχέση 2.4. Στη συνέχεια του κειμένου θα θεωρήσουμε $H_x = 0$ και ο όρος H_y θα αντικατασταθεί από τον όρο H ο οποίος θα αναφέρεται στο πεδίο επί του ευαίσθητου άξονα του αισθητήρα. Εφαρμόζουμε σειρά Taylor γύρω από το 0 στον δεύτερο όρο της σχέσης 2.4, τον οποίο ονομάζουμε ΔR , ως προς το πεδίο H και κρατάμε τους όρους μέχρι και 5^{ης} τάξης. Το αποτέλεσμα δίνεται από τη Σχέση 2.5.

$$\Delta R \simeq r_1 H + r_3 H^3 + r_5 H^5 \quad (2.5)$$

όπου

$$r_1 = \frac{\Delta R_0}{H_k} \quad r_3 = -\frac{\Delta R_0}{2H_k^3} \quad r_5 = -\frac{\Delta R_0}{8H_k^5} \quad (2.6)$$

Προκειμένου να προχωρήσουμε στη μοντελοποίηση του αισθητήρα, πρέπει να υπολογίσουμε τις τιμές των συντελεστών r_1 , r_3 και r_5 . Για τον όρο H_k , γνωρίζουμε από τη Σχέση 2.4 ότι η τιμή του πεδίου που δίνει μέγιστη αντίσταση είναι:

$$H|_{R=R_{max}} = \frac{H_k}{\sqrt{2}} \quad (2.7)$$

Γνωρίζουμε από πειραματικά δεδομένα ότι αυτή η τιμή του πεδίου είναι περίπου 3.5G, οπότε προκύπτει $H_k = 4.95G$. Όσον αφορά το ΔR_0 , το datasheet αναφέρεται στην ευαισθησία, έστω G_{AMR} , που συσχετίζει τη μεταβολή της τάσης εξόδου της γέφυρας με το πεδίο H . Η εν λόγω ευαισθησία δίνεται συναρτήσει της τάσης τροφοδοσίας. Ωστόσο εμείς γνωρίζουμε ότι θα χρησιμοποιήσουμε $V_{DD} = 5V$, οπότε απαλείφουμε αυτήν την παράμετρο. Πρέπει λοιπόν να συσχετίσουμε την G_{AMR} με τη μεταβολή της αντίστασης ΔR . Παίρνουμε τις σχέσεις διακριτών τάσης για το Σχήμα 2.5 και έχουμε:

$$\begin{aligned} V_b &= V_b^+ - V_b^- \\ &= \frac{R_+}{R_+ + R_-} V_{DD} - \frac{R_-}{R_+ + R_-} V_{DD} \\ &= \frac{V_{DD}}{R_0} \Delta R \end{aligned} \quad (2.8)$$

Η G_{AMR} που δίνεται αναφέρεται στην γραμμική περιοχή λειτουργίας του αισθητήρα. Συνεπώς αντικαθιστούμε το ΔR με μόνο τον γραμμικό όρο:

$$\begin{aligned} V_b &= \frac{V_{DD}}{R_0} \Delta R \\ \implies G_{AMR} \cdot H &= \frac{V_{DD}}{R_0} r_1 \cdot H \\ \implies r_1 &= G_{AMR} \frac{R_0}{V_{DD}} \end{aligned} \quad (2.9)$$


Από το datasheet έχουμε $G_{AMR} = 16 \frac{mV}{G}$ και $R_0 = 850\Omega$, ενώ έχουμε επιλέξει $V_{DD} = 5V$. Συνεπώς $r_1 = 2.72 \frac{\Omega}{G}$ και από τη Σχέση 2.6 $\Delta R_0 = 13.463\Omega$. Ομοίως υπολογίζουμε τους συντελεστές r_3 και r_5 . Ο Πίνακας 2.1 συνοψίζει τα παραπάνω αποτελέσματα, καθώς επίσης και μερικές ακόμα παραμέτρους χρήσιμες για την μοντελοποίηση του αισθητήρα. Αυτές είναι η ευαισθησία του πηνίου αντιστάθμισης a , οι παρασιτικές χωρητικότητες μεταξύ των ακροδεκτών της γέφυρας και των ακροδεκτών του πηνίου αντιστάθμισης C_{PP} , C_{NN} , C_{PN} και C_{NP} και η επαγωγή και η αντίσταση του πηνίου ανάδρασης L_{fb} και R_{fb} αντίστοιχα.

V_{DD}	5V	r_1	$2.72 \frac{\Omega}{G}$	H_k	4.95G
R_0 [5]	850Ω	r_3	$-55.5 \cdot 10^{-3} \frac{\Omega}{G^3}$	G_{AMR} [5]	$16 \frac{mV}{G}$
ΔR_0	13.463Ω	r_5	$-0.566 \cdot 10^{-3} \frac{\Omega}{G^5}$	a [5]	$19.608 \frac{G}{A}$
C_{PP} [7]	27.5pF	C_{PN} [7]	9.8pF	L_{fb} [7]	75nH
C_{NN} [7]	25.7pF	C_{NP} [7]	10.3pF	R_{fb} [7]	2.6Ω

Πίνακας 2.1: Χρήσιμα μεγέθη για την προσομοίωση του αισθητήρα HMC 1001/2

Όσον αφορά τις παρασιτικές χωρητικότητες C_{PP} , C_{NN} , C_{PN} και C_{NP} , αυτές θα χρησιμοποιηθούν στις προσομοιώσεις όπως είναι πραγματικά συνδεδεμένες. Ωστόσο, για την επίλυση του συστήματος και την εξαγωγή της συνάρτησης μεταφοράς, θα κάνουμε την απλοποίηση που φαίνεται στο Σχήμα 2.6. Η C_{par} δίνεται από τη Σχέση 2.10. Η απλοποίηση μπορεί να δικαιολογηθεί από το γεγονός ότι η συχνότητα κυρίαρχου πόλου (dominant pole) που θα προκύψει από την σχεδίαση του συστήματος θα είναι τόσο μικρή ώστε η επίδραση αυτών των παρασιτικών στοιχείων θα είναι αμελητέα. Αυτό θα επιβεβαιωθεί και από τις σχετικές προσομοιώσεις.

$$C_{par} = \frac{C_{PP} + C_{PN}}{2} + \frac{C_{NN} + C_{NP}}{2} = 36.65pF \quad (2.10)$$



Σχήμα 2.6: Παρασιτικές χωρητικότητες μεταξύ των ακροδεκτών της γέφυρας και των ακροδεκτών του πηνίου αντιστάθμισης και απλοποίησή τους.

HMC1001/1002/1021/1022

HMC1001/1002 SPECIFICATIONS

Characteristics	Conditions*	Min	Typ	Max	Units
Bridge Elements					
Supply	Vbridge (Vb) referenced to GND	-	5.0	12	Volts
Resistance	Bridge current = 10mA per bridge	600	850	1200	ohms
Operating Temperature	Ambient	-55		150	°C
Storage Temperature	Ambient, unbiased	-55		175	°C
Field Range	Full scale (FS) – total applied field	-2		+2	gauss
Linearity Error	Best fit straight line ± 1 gauss ± 2 gauss		0.1 1.0	0.5 2.0	%FS
Hysteresis Error	3 sweeps across ±2 gauss		0.05	0.10	%FS
Repeatability Error	3 sweeps across ±2 gauss		0.05	0.10	%FS
S/R Repeatability	Output variation after alternate S/R pulses Vb = 5V, I _{SR} = 3A			100	μV
Bridge Offset	Offset = (OUT+) – (OUT-) Field = 0 gauss after Set pulse, Vb = 8V	-60	-15	+30	mV
Sensitivity	Set/Reset Current = 3A	2.5	3.2	4.0	mV/V/gauss
Noise Density	@ 1Hz, Vb=5V		29		nV/sqrt Hz
Resolution	10Hz Bandwidth, Vb=5V		27		μgauss
Bandwidth	Magnetic signal (lower limit = DC)		5		MHz
Disturbing Field	Sensitivity starts to degrade. Use S/R pulse to restore sensitivity.	5			gauss
Sensitivity Tempco	T _A = -40 to 125°C, Vb=8V T _A = -40 to 125°C, I _{bridge} =5mA	-0.32	-0.30 -0.06	-0.28	%/°C
Bridge Offset Tempco	T _A = -40 to 125°C, No Set/Reset T _A = -40 to 125°C, With Set/Reset		±0.03 ±0.001		%/°C
Bridge Ohmic Tempco	T _A = -40 to 125°C		0.25		%/°C
Cross-Axis Effect	Cross field = 1 gauss, Happlied = ±1 gauss With set/reset		±3 ±0.5		%FS
Max. Exposed Field	No perming effect on zero reading			10000	gauss
Set/Reset Straps					
Resistance	Measured from S/R+ to S/R-		1.5	1.8	ohms
Current	0.1% duty cycle, or less, 2μsec current pulse	2.0	3.0	5	Amp
Resistance Tempco	T _A = -40 to 125°C		0.37		%/°C
Offset Straps					
Resistance	Measured from OFF+ to OFF-		2.5	3.5	ohms
Offset Constant	DC Current Field applied in sensitive direction	46	51	56	mA/gauss
Resistance Tempco	T _A = -40 to 125°C		0.39		%/°C


* Tested at 25°C except stated otherwise.

Σχήμα 2.7: Χαρακτηριστικά αισθητήρα HMC 1001/2 [5].

Κεφάλαιο 3

Αρχιτεκτονική και Προδιαγραφές

3.1 Αρχιτεκτονική Κλειστού Βρόχου



Σχήμα 3.1: Block διάγραμμα του προτεινόμενου συστήματος κλειστού βρόχου.

Το προτεινόμενο σύστημα κλειστού βρόχου στην πιο απλή του μορφή δίνεται στο Σχήμα 3.1. Αποτελείται από τον αισθητήρα AMR, το πηνίο ανάδρασης και το κύκλωμα Signal Conditioning. Στόχος μας στο παρόν κεφάλαιο είναι να προσδιορίσουμε προδιαγραφές για το τελευταίο, προκειμένου να περάσουμε στη σχεδίασή του σε τεχνολογία CMOS. Για να το κάνουμε αυτό, αρχικά θα περιγράψουμε την επιθυμητή συμπεριφορά του συστήματος κλειστού βρόχου (closed loop, CL). Στη συνέχεια, με βάση το παραπάνω θα θέσουμε στόχους για τη συμπεριφορά του συστήματος ανοιχτού βρόχου (open loop, OL). Τέλος, θα κάνουμε το ίδιο για το κύκλωμα Signal Conditioning.

Η έξοδος του συστήματος δίνεται από την τάση V_{sense} όπως φαίνεται στο Σχήμα 3.1. Η ανάδραση γίνεται με unity gain feedback μέσω του σήματος H_{fb} . Η συνάρτηση μεταφοράς από την είσοδο H_{ext} μέχρι την έξοδο H_{fb} πρέπει να έχει το ελάχιστο δυνατό DC σφάλμα, χαμηλό θόρυβο και βελτιωμένη γραμμικότητα. Επί-

σης στοχεύουμε σε εύρος ζώνης τουλάχιστον 10kHz αλλά που δεν θα ξεπερνά τα 50kHz, δηλαδή $f_{-3dB,CL} \in [10kHz, 50kHz]$. Ο λόγος είναι ότι για μεγαλύτερο εύρος ζώνης δεν έχει νόημα η χρήση αισθητήρων AMR λόγω του υψηλού τους θορύβου. Ακόμη, θα προσπαθήσουμε να επεκτείνουμε το γραμμικό εύρος λειτουργίας πέρα από τα $\pm 2G$. Τέλος, δεδομένου ότι χρησιμοποιούμε ανάδραση, πρέπει να φροντίσουμε την ευστάθεια του βρόχου.

Μια κλασική τεχνική για να εξασφαλίσουμε την ευστάθεια είναι να σχεδιάσουμε έτσι ώστε η συνάρτηση μεταφοράς ανοιχτού βρόχου να προσομοιάζει απόκριση με μόνο έναν πόλο. Φυσικά, η πραγματική απόκριση θα έχει πολλούς πόλους και μηδενικά. Για να προσεγγίσουμε την παραπάνω απόκριση αρκεί να φροντίσουμε να έχουμε ένα κυρίαρχο πόλο, ο πρώτος μη-κυρίαρχος πόλος (non-dominant pole) να είναι τουλάχιστον 2 με 3 φορές μεγαλύτερος από το γινόμενο κέρδους και εύρους ζώνης ($f_{GBW_{OL}}$, Gain-Bandwidth product ή GBW) και οι υπόλοιποι πόλοι να βρίσκονται σε ακόμα μεγαλύτερες συχνότητες [8]. Τα μηδενικά συνήθως βρίσκονται σε υψηλές συχνότητες αλλά θα τα προσέξουμε όπου χρειαστεί. Εφόσον η συνάρτηση μεταφοράς έχει τη μορφή που περιγράφουμε παραπάνω και δεδομένου ότι σχεδιάζουμε για unity gain feedback, ισχύει ότι $f_{GBW_{OL}} = f_{-3dB,CL}$. Συνεπώς έχουμε ότι $f_{GBW_{OL}} \in [10kHz, 50kHz]$.


Όσον αφορά το open loop DC κέρδος $G_{OL}(0)$, αυτό είναι αντιστρόφως ανάλογο με το closed loop DC σφάλμα. Άρα με βάση τα προηγούμενα, θα θέλαμε μέγιστο δυνατό open loop κέρδος. Ωστόσο πρέπει να προσέξουμε ότι για αυτού του τύπου συναρτήσεις μεταφοράς ισχύει $f_{GBW_{OL}} \simeq G_{OL}(0) \cdot f_{-3dB,OL}$. Δεδομένου λοιπόν του περιορισμού στο $f_{GBW_{OL}}$, όσο αυξάνουμε το $G_{OL}(0)$ τόσο πρέπει να μειώνεται το $f_{-3dB,OL}$. Πρακτικοί περιορισμοί της τεχνολογίας υποδεικνύουν ότι ο κυρίαρχος πόλος μπορεί να είναι στο εύρος $f_{-3dB,OL} \in [10^{-1}, 10]Hz$ και όχι μικρότερος. Έτσι έχουμε και έναν περιορισμό για το κέρδος $G_{OL}(0)$.

3.2 Προδιαγραφές Κυκλώματος Signal Conditioning

Στο Σχήμα 3.2 παρουσιάζεται το σύστημα κλειστού βρόχου υπό το μορφή κυκλώματος. Η συνάρτηση μεταφοράς του κυκλώματος Signal Conditioning $G_{SC}(s)$ δίνεται από τη Σχέση 3.1. Προκειμένου να προχωρήσουμε στις προδιαγραφές του Signal Conditioning, θα επιλύσουμε το κύκλωμα του Σχήματος 3.2. Το αποτέλεσμα της επίλυσης δίνεται από τις Σχέσεις 3.2 και 3.3.

$$G_{SC}(s) = \frac{I_{out}(s)}{V_{in}(s)} = \frac{A_0(s + z_0)}{(s + p_d)(s + p_{nd1})(s + p_{nd2})} = \frac{A_{DC}(c_4s + 1)}{c_3s^3 + c_2s^2 + c_1s + 1} \quad (3.1)$$

$$G_{CL}(s) = \frac{H_{fb}(s)}{H_{ext}(s)} = \frac{G_{OL}(s)}{1 + G_{OL}(s)} \quad (3.2)$$



Σχήμα 3.2: Κυκλωματική προσέγγιση του συστήματος κλειστού βρόχου.

όπου

$$G_{OL}(s) = \frac{A_{DC} \frac{r_1}{R_b} V_{DD} \frac{a}{2R_s + R_{fb}} (c_4 s + 1)}{(c_3 s^3 + c_2 s^2 + c_1 s + 1) [s(\frac{R_b}{2} + R_{on})C_i + 1] [\frac{1}{2R_o}(sR_o C_o + 1)(s\frac{L_{fb}}{2R_s + R_{fb}} + 1) + \frac{1}{2R_s + R_{fb}}]} \quad (3.3)$$

Αναμένουμε ο κυρίαρχος και ο πρώτος μη-κυρίαρχος πόλος του $G_{OL}(s)$ να καθορίζονται από το $G_{SC}(s)$. Επομένως, έχουμε $f_{-3dB,OL} = f_{d,SC}$ και $f_{nd1,OL} = f_{nd1,SC}$. Για να πετύχουμε την επιθυμητή ευστάθεια, πρέπει $f_{nd1,OL} \geq 2.5f_{GBW_{OL}}$ και άρα $f_{nd1,SC} \geq 2.5f_{GBW_{OL}}$. Δεδομένου ότι έχουμε θέσει $f_{GBW_{OL}} \in [10kHz, 50kHz]$, προκύπτει $f_{nd1,SC} \geq 125kHz$. Σημειώνεται ότι αυτή η προδιαγραφή συμβαδίζει με την χρήση της τεχνικής Chopping για τη μείωση του θορύβου που θα εισάγει ο ενισχυτής. Περισσότερες λεπτομέρειες στο Κεφάλαιο 4.

Για να προσεγγίσουμε την προδιαγραφή του DC κέρδους, ξεκινάμε θέτοντας $s = 0$ στη Σχέση 3.3:

$$G_{OL}(0) = \frac{A_{DC} \frac{r_1}{R_b} V_{DD} \frac{a}{2R_s + R_{fb}}}{\frac{1}{2R_o} + \frac{1}{2R_s + R_{fb}}} \quad (3.4)$$

$$= \frac{A_{DC} \frac{r_1}{R_b} V_{DD} a 2R_o}{2R_s + R_{fb} + 2R_o} \quad (3.5)$$

$$= \frac{0.627R_o A_{DC}}{2.6 + 2(R_s + R_o)} \quad (3.6)$$

Οι παράμετροι R_s και R_o είναι μέρος της σχεδίασης. Η αντίσταση R_s τοποθετείται εν σειρά με τον πηνίο ανάδρασης έτσι ώστε μετρώντας την πτώση τάσης στα άκρα της V_{sense} να μπορούμε να μετράμε το ρεύμα που το διαρρέει το οποίο θα είναι ανάλογο του εξωτερικού μαγνητικού πεδίου. Θα έχει αναγκαστικά μικρή τιμή για να μην αποτελεί περιορισμό στο ρεύμα εξόδου το οποίο πρέπει να μπορεί να φτάσει τουλάχιστον τα 100mA [5]. Επιλέγουμε $R_s = 1\Omega$. Η αντίσταση R_o είναι η αντίσταση

εξόδου μικρού σήματος του σταδίου εξόδου του $G_{SC}(s)$. Λόγω των παραμέτρων της τεχνολογίας και της επερχόμενης σχεδίασης, αναμένεται να έχει τιμή μεγαλύτερη του $1k\Omega$. Συνεπώς κάνουμε τις εκτιμήσεις $R_o + R_s \simeq R_o$ και $2R_o + 2.6 \simeq 2R_o$. Οπότε η Σχέση 3.6 γίνεται:

$$G_{OL}(0) \simeq 0.3135A_{DC} = A_{DC,dB} - 10dB \quad (3.7)$$

Όπως περιγράψαμε νωρίτερα, ισχύει:

$$f_{GBW,OL} \simeq G_{OL}(0) \cdot f_{-3dB,OL} \quad (3.8)$$

$$\implies G_{OL}(0) = \frac{f_{GBW,OL}}{f_{d,SC}} \quad (3.9)$$

$$\implies A_{DC} = 3.19 \frac{f_{GBW,OL}}{f_{d,SC}} \quad (3.10)$$

Θέτοντας $f_{GBW,OL} = 50kHz$ και $f_{d,SC} = 1Hz$, παίρνουμε τους στόχους $G_{OL}(0) = 5 \cdot 10^4 = 94dB$ και $A_{DC} = 1.595 \cdot 10^5 = 104dB$.

3.3 Σύνοψη

Αρχικά θέσαμε προδιαγραφές για το σύστημα κλειστού βρόχου. Κύριοι άξονες ήταν το ελάχιστο DC σφάλμα, το περιορισμένο εύρος ζώνης για λόγους θορύβου και η ευστάθεια. Με βάση τα παραπάνω καθώς και τους περιορισμούς της τεχνολογίας, θέσαμε στόχους για το σύστημα ανοιχτού βρόχου. Τέλος, δεδομένων των παραπάνω καθώς και όσων γνωρίζουμε για τη συμπεριφορά του αισθητήρα, προσδιόρισαμε προδιαγραφές για το κύκλωμα Signal Conditioning. Τα αποτελέσματα αυτής της ανάλυσης συνοψίζονται στον Πίνακα 3.1.


Closed Loop System		
DC error	Bandwidth $f_{-3dB,CL}$	Noise
Minimum	$[10kHz, 50kHz]$	Minimum
Open Loop System		
DC gain $G_{OL}(0)$	Bandwidth $f_{-3dB,OL}$	$f_{GBW,OL}$
94dB	$[10^{-1}Hz, 10Hz]$	$[10kHz, 50kHz]$
Signal Conditioning		
DC gain $G_{SC}(0)$	Bandwidth $f_{d,SC}$	$f_{nd1,SC}$
104dB	$[10^{-1}Hz, 10Hz]$	$\geq 125kHz$

Πίνακας 3.1: Προδιαγραφές

Κεφάλαιο 4

Υλοποίηση σε CMOS

4.1 Εισαγωγή



Σχήμα 4.1: Αρχιτεκτονική κυκλώματος CMOS.

Σε αυτό το κεφάλαιο θα υλοποιήσουμε το κύκλωμα Signal Conditioning υπό τη μορφή ολοκληρωμένου κυκλώματος στην τεχνολογία TSMC 180nm. Το τελικό κύκλωμα θα πρέπει να έχει απόκριση μικρού σήματος (small signal) όμοια με τη Σχέση 3.1 και να τηρεί τις προδιαγραφές του Πίνακα 3.1. Επίσης θα πρέπει να μην εισάγει πολύ θόρυβο και να έχει την ικανότητα να αποδώσει τουλάχιστον $\pm 100mA$ με χαμηλή κατανάλωση απουσία εισόδου (quiescent consumption).

Με βάση τα παραπάνω, θα ακολουθήσουμε την αρχιτεκτονική που φαίνεται στο Σχήμα 4.1. Το πρώτο στάδιο είναι ένας ενισχυτής τάσης στον οποίο εφαρμόζεται η τεχνική Chopping. Ο ενισχυτής θα εισάγει το περισσότερο κέρδος της αλυσίδας και θα θέτει τον πρώτο μη-κυρίαρχο πόλο $f_{nd1,SC}$. Δεδομένου ότι ο ενισχυτής είναι το πρώτο στάδιο μετά τον αισθητήρα, είναι καίριας σημασίας να μειώσουμε τον θόρυβο που εισάγει. Στις σχετικά χαμηλές συχνότητες που πρόκειται να λειτουργήσει το σύστημα, κυρίαρχη πηγή θορύβου είναι ο λεγόμενος θόρυβος $1/f$ [2], [8], [9], [10]. Μία κλασική τεχνική για την αντιμετώπιση της επίδρασης αυτού του θορύβου, την

οποία και θα εφαρμόσουμε στον ενισχυτή, είναι το Chopping [11], [12], [13], [14], [15].

Μετά τον ενισχυτή, ακολουθεί ένα βαθυπερατό φίλτρο το οποίο θα θέτει τον κυρίαρχο πόλο $f_{d,SC}$ και θα έχει μικρή συμβολή στο κέρδος. Επίσης, όντας τοποθετημένο αμέσως μετά τον ενισχυτή, θα επιτελεί το φιλτράρισμα που απαιτείται κατά την τεχνική του Chopping. Στο τέλος της αλυσίδας βρίσκεται ένα στάδιο εξόδου. Αυτό θα συμβάλλει αρνητικά στο κέρδος αφού θα κάνει μετατροπή από τάση σε ρεύμα, αλλά θα είναι σε ανεκτό επίπεδο. Το πιο σημαντικό χαρακτηριστικό της λειτουργίας του θα είναι η ικανότητα να αποδώσει $\pm 100mA$ με χαμηλή quiescent κατανάλωση, εξ ου και χρησιμοποιείται βαθμίδα Class AB.

Όλη η διάταξη θα γίνει σε πλήρως διαφορική μορφή. Η διαφορική μετάδοση του σήματος προσφέρει πολλά πλεονεκτήματα όπως είναι η απαλοιφή των άρτιων αρμονικών, η υψηλή απόρριψη των σημάτων και του θορύβου κοινού σήματος (common mode signal) και η επέκταση του δυναμικού εύρους [2], [8], [9], [10]. Η αλυσίδα θα συνοδεύεται από ένα βοηθητικό κύκλωμα Bandgap το οποίο θα προσφέρει ένα ρεύμα αναφοράς ανεξάρτητο της θερμοκρασίας.


Προτού ξεκινήσει η σχεδίαση, έγινε μία μελέτη της τεχνολογίας TSMC 180nm BCD προκειμένου να εξαχθούν μερικές παράμετροι οι οποίες είναι απαραίτητες για την αρχική σχεδίαση στο χέρι. Αυτές είναι οι τάσεις threshold καθενός εκ των NMOS και PMOS, η παράμετρος (λL), τα γινόμενα $k_n = \mu_n C_{ox}$ και $k_p = \mu_p C_{ox}$ και η χωρητικότητα ανά επιφάνεια του οξειδίου του πυριτίου C_{ox} . Τα αποτελέσματα φαίνονται στον Πίνακα 4.1. Σημειώνεται ότι οι τιμές των παραμέτρων αφορούν transistor που βρίσκονται σε strong inversion και πρόκειται για εκτιμήσεις των πραγματικών τιμών, χρήσιμες για μία αρχική σχεδίαση που στη συνέχεια θα βελτιωθεί μέσω προσομοιώσεων.

TSMC 180nm BCD	
$V_{TH,n}$	0.85 V
$V_{TH,p}$	0.7 V
(λL)	$3 \cdot 10^{-8} m/V$
$k_n = \mu_n C_{ox}$	$10^{-4} A/V^2$
$k_p = \mu_p C_{ox}$	$0.3 \cdot 10^{-4} A/V^2$
C_{ox}	$2.6 \cdot 10^{-3} F/m^2$

Πίνακας 4.1: Παράμετροι της τεχνολογίας TSMC 180nm BCD

4.2 Ενισχυτής

4.2.1 Εισαγωγή



Σχήμα 4.2: Γενική μορφή ενισχυτή ενός σταδίου σε CMOS.


Ο ενισχυτής έχει τη γενική μορφή του Σχήματος 4.2. Σε αυτό παρουσιάζεται μόνο η χωρητικότητα εξόδου που θέτει τον κυρίαρχο πόλο του $f_{d,Amp}$. Η συνάρτηση μεταφοράς του, το DC κέρδος του και ο κυρίαρχος πόλος του δίνονται από τις σχέσεις:

$$\frac{V_o}{V_{in}} = G_m 2Z_o = \frac{2R_o G_m}{1 + sR_o C_o} \quad (4.1)$$

$$A_0 = 2R_o G_m \quad (4.2)$$

$$f_{d,Amp} = \frac{1}{2\pi R_o C_o} \quad (4.3)$$

Σύμφωνα με τις προδιαγραφές που έχουμε θέσει, πρέπει να πετύχουμε το μέγιστο δυνατό κέρδος και ταυτόχρονα να εξασφαλίσουμε σχετικά μεγάλη συχνότητα πόλου. Οι δύο κλασσικές τεχνικές αύξησης του κέρδους, το cascoding και το gain boosting, βασίζονται στην αύξηση της αντίστασης εξόδου και άρα στην θυσία εύρους ζώνης [8]. Συνεπώς δεν ταιριάζουν στην περίπτωση μας. Μετά από αρκετή μελέτη, επιλέχθηκε η τοπολογία Nested Current Mirror [16]. Αυτή μπορεί να προσφέρει μεγάλο κέρδος χωρίς την αύξηση της αντίστασης εξόδου, αφού βασίζεται στον πολλαπλασιασμό της διαγωγιμότητας.



Σχήμα 4.3: Nested Current Mirror Amplifier [16].

4.2.2 Ανάλυση Nested Current Mirror Amplifier

Το Σχήμα 4.3 παρουσιάζει την τοπολογία Nested Current Mirror. Βασίζεται στην αρχή της επαναχρησιμοποίησης του ρεύματος (current recycling) που παρέχει το διαφορικό ζεύγος εισόδου. Το τελευταίο έχει σπάσει σε δύο μέρη τα M_{1A} και M_{1B} . Επιλέγοντας κατάλληλες τιμές των m , k_1 και k_2 πετυχαίνουμε τον πολλαπλασιασμό της διαγωγιμότητας. Η διαγωγιμότητα του ενισχυτή, η αντίσταση εξόδου, η χωρητικότητα και η αντίσταση του μη-κυρίαρχου πόλου δίνονται από τις Σχέσεις 4.4, 4.5, 4.6 και 4.7 αντίστοιχα. Η χωρητικότητα που καθορίζει τον κυρίαρχο πόλο είναι η χωρητικότητα εξόδου.

$$G_m = k_2(1 - m + k_1 m) \frac{I_B}{V_{eff1}} \quad (4.4)$$

$$R_o = r_{o2} // r_{o3} = \frac{(L_2 // L_3)}{(\lambda L) k_2 (1 - m - k_1 m) I_B} \quad (4.5)$$

$$\begin{aligned} C_{nd} &\simeq C_{GS3A} + C_{GS3B} \\ &= \frac{4}{3} \frac{C_{ox}}{k_n} (1 - m - k_1 m) (k_2 + 1) \frac{I_B}{V_{eff3A}^2} L_3^2 \end{aligned} \quad (4.6)$$

$$R_{nd} \simeq \frac{1}{g_{m3B}} = \frac{V_{eff3A}}{2(1 - m - k_1 m) I_B} \quad (4.7)$$

Με βάση τα παραπάνω, παίρνουμε το κέρδος, τη συχνότητα dominant pole και τη συχνότητα non-dominant pole από τις Σχέσεις 4.8, 4.9 και 4.10 αντίστοιχα.

$$A_0 = \frac{2}{(\lambda L)} \frac{(L_2//L_3)}{V_{eff1}} \frac{1-m+k_1m}{1-m-k_1m} \quad (4.8)$$

$$f_d = \frac{(\lambda L)k_2(1-m-k_1m)I_B}{2\pi C_o(L_2//L_3)} \quad (4.9)$$

$$f_{nd} = \frac{3}{4\pi} \frac{k_n V_{eff3A}}{C_{ox}(k_2+1)L_3^2} \quad (4.10)$$

Η σχεδίαση θα γίνει συμπληρώνοντας τον Πίνακα 4.2. Χάρην απλοποίησης της σχεδίασης επιλέξαμε $L_2 = L_3$. Οι παράμετροι προς επιλογή είναι οι παράγοντες k_1 , k_2 και m , το ρεύμα biasing I_B , τα μήκη L_1 και L_3 , οι τάσεις υπεροδήγησης (overdrive ή effective voltage) V_{eff1} , V_{eff2} , V_{eff3A} και V_{eff3B} και η χωρητικότητα εξόδου C_o .

	I_D	W	L	V_{eff}
M_{1A}	$(1-m)I_B$	$2(1-m)\frac{I_B L_1}{k_p V_{eff1}^2}$	L_1	V_{eff1}
M_{1B}	mI_B	$2m\frac{I_B L_1}{k_p V_{eff1}^2}$	L_1	V_{eff1}
M_{3A}	$k_2(1-m-k_1m)I_B$	$2k_2(1-m-k_1m)\frac{I_B L_3}{k_n V_{eff3A}^2}$	L_3	V_{eff3A}
M_{3B}	$(1-m-k_1m)I_B$	$2(1-m-k_1m)\frac{I_B L_3}{k_n V_{eff3A}^2}$	L_3	V_{eff3A}
M_{3C}	k_1mI_B	$2k_1m\frac{I_B L_3}{k_n V_{eff3C}^2}$	L_3	V_{eff3C}
M_{3D}	mI_B	$2m\frac{I_B L_3}{k_n V_{eff3C}^2}$	L_3	V_{eff3C}
M_2	$k_2(1-m-k_1m)I_B$	$2k_2(1-m-k_1m)\frac{I_B L_2}{k_p V_{eff2}^2}$	L_2	V_{eff2}

Πίνακας 4.2: Σχεδίαση του Nested Current Mirror

4.2.3 Σχεδίαση Nested Current Mirror Amplifier

Αρχικά θα επιλέξουμε τιμές για τα τους παράγοντες k_1 , k_2 και m . Αυτοί πρέπει να τηρούν τη σχέση $1-m-k_1m > 0$ ή $m < \frac{1}{1+k_1}$. Επίσης πρέπει να μην έχουν

πολύ μεγάλες τιμές προκειμένου να είναι καλό το matching μεταξύ των καθρεπτών ρεύματος. Επιλέγουμε λοιπόν $k_1 = 2$, $k_2 = 4$ και $m=1/4$. Βάσει των προδιαγραφών που τέθηκαν στο Κεφάλαιο 3, έχουμε $A_0 = max$ και $f_{d,amp} = f_{nd1,SC} \geq 125kHz$. Επίσης θέτουμε το στόχο $f_{nd,amp} \geq 10MHz$. Αντικαθιστώντας στις Σχέσεις 4.8, 4.9 και 4.10 παίρνουμε:

$$A_0 = 334 \frac{(L_2//L_3)}{V_{eff1}} \quad (4.11)$$

$$f_d \geq 125kHz \implies (L_2//L_3) \leq 38.2 \cdot 10^{-15} \frac{I_B}{C_o} \quad (4.12)$$

$$f_{nd} \geq 10MHz \implies V_{eff3A} \geq 5.445 \cdot 10^9 L_3^2 \quad (4.13)$$

Στη συνέχεια επιλέγουμε τις τάσεις V_{eff} καθώς δεν έχουμε μεγάλη ευελιξία στις τιμές τους. Θέλουμε να είναι επαρκώς μεγάλες ώστε τα transistor να βρίσκονται σε strong inversion, αλλά όχι τόσο ώστε να μπαίνουν σε τριόδο για μεγάλες μεταβολές των V_{DS} τους. Έτσι επιλέγουμε $V_{eff1} = 0.1V$ και $V_{eff3A} = V_{eff3C} = 0.2V$. Σειρά έχουν τα μήκη L_1 και L_3 . Επιλέγουμε $L_1 = 1\mu m$ προκειμένου να μειώσουμε την επίδραση του θορύβου, η οποία είναι αντιστρόφως ανάλογη με την επιφάνεια των transistor [2], [8], [9], [10], και $L_3 = 3\mu m$ ώστε να πετύχουμε επαρκώς μεγάλο κέρδος χωρίς να ξεφύγουμε υπερβολικά στην επιφάνεια των συσκευών. Τέλος, μένει να επιλέξουμε το ρεύμα biasing I_B . Προκειμένου να κρατήσουμε την ολική κατανάλωση στα 2mA και δεδομένου ότι $I_{tot} = 2I_B + 2k_2(1 - m - k_1m)I_B = 4I_B$, επιλέγουμε $I_B = 0.5mA$. Τα παραπάνω μεγέθη φαίνονται συγκεντρωμένα στον Πίνακα 4.3.

	I_D	W	L	V_{eff}
M_{1A}	$375\mu A$	$2500\mu m$	$1\mu m$	$0.1V$
M_{1B}	$125\mu A$	$833.5\mu m$	$1\mu m$	$0.1V$
M_{3A}	$500\mu A$	$750\mu m$	$3\mu m$	$0.2V$
M_{3B}	$125\mu A$	$187.5\mu m$	$3\mu m$	$0.2V$
M_{3C}	$250\mu A$	$375\mu m$	$3\mu m$	$0.2V$
M_{3D}	$125\mu A$	$187.5\mu m$	$3\mu m$	$0.2V$
M_2	$500\mu A$	$2500\mu m$	$3\mu m$	$0.2V$

Πίνακας 4.3: Σχεδίαση του Nested Current Mirror

Αναμένουμε συμπεριφορά με τα εξής χαρακτηριστικά:

$$G_m = 50mS$$


$$A_0 = 74dB$$

$$R_{out} = 100k\Omega$$

$$f_d = \frac{1.591}{C_{o,pF}} MHz$$

$$f_{nd} = 15.91GHz$$

4.2.4 Ανάλυση και Σχεδίαση Common Mode Feedback



Σχήμα 4.4: Ενισχυτής Common Mode Feedback για τον ενισχυτή NCM [9].

Ο ενισχυτής της προηγούμενης ενότητας, όντας πλήρως διαφορικός, οφείλει να συνοδεύεται από ένα κύκλωμα ανάδρασης το οποίο θα καθορίζει την common mode τάση εξόδου του (Common Mode Feedback, CMFB). Η ανάδραση γίνεται μέσω της τάσης V_{cmc} στις πύλες των transistor M_2 (Σχήμα 4.3) μέσω του ενισχυτή CMFB που φαίνεται στο Σχήμα 4.4. Το κέρδος του ενισχυτή από τις εισόδους του μέχρι την έξοδο V_{cmc} δίνεται από τη Σχέση 4.14, ενώ το κέρδος από την τάση V_{cmc} μέχρι την common mode τάση εξόδου δίνονται από τη Σχέση 4.15. Το συνολικό κέρδος δίνεται από τη Σχέση 4.16.

$$\frac{V_{cmc}}{\frac{V_1^+ + V_2^-}{2} - \frac{V_1^- + V_2^+}{2}} = \frac{g_{m1}r_{ds1}}{1 + (g_{m2}r_{ds1} + 1)\frac{g_{m3}}{g_{m2}}} \simeq \frac{g_{m1}}{g_{m3}} \quad (4.14)$$

$$\frac{V_{o1/2}}{V_{cmc}} = \frac{\frac{V_{o1} + V_{o2}}{2}}{V_{cmc}} = -g_{m2,NCM}Z_{o,NCM} \quad (4.15)$$

$$\frac{\frac{V_{o1} + V_{o2}}{2}}{\frac{V_1^+ + V_2^-}{2} - \frac{V_1^- + V_2^+}{2}} = -2g_{m1}\frac{g_{m2,NCM}}{g_{m3}}\frac{R_{o,NCM}}{1 + sR_{o,NCM}C_o} \quad (4.16)$$

Θέτοντας λοιπόν $V_1^- = V_{o1}$, $V_2^+ = V_{o2}$ και $V_1^+ = V_2^- = V_{o,CM,ref}$ έχουμε την επιθυμητή ανάδραση που θα φέρει την common mode τάση εξόδου κοντά στην επιθυμητή τιμή $V_{o,CM,ref}$. Η σχεδίαση του ενισχυτή CMFB γίνεται με άξονες την χαμηλή κατανάλωση και το επαρκές κέρδος ώστε να έχουμε χαμηλό DC σφάλμα. Κάτι ακόμα που πρέπει να προσέξουμε είναι η ευστάθεια του βρόχου ανάδρασης που εισάγαμε. Θα κρίνουμε κατά πόσον χρειάζεται χωρητικότητα αντιστάθμισης από τα αποτελέσματα της προσομοίωσης. Αν όντως χρειαστεί, θα τοποθετηθούν πυκνωτές ανάμεσα στον κόμβο V_{cmc} και στους κόμβους V_{o1} και V_{o2} . Έτσι, εκμεταλλευόμαστε το φαινόμενο Miller γύρω από το transistor $M_{2,NCM}$ για τη μείωση του μεγέθους του πυκνωτή. Το τελευταίο πράγμα που θα πρέπει να προσέξουμε είναι ένα από τα βασικά μειονεκτήματα αυτή της τοπολογίας, τη μη γραμμική συμπεριφορά [9]. Για να την περιορίσουμε, θα φροντίσουμε οι συσκευές εισόδου M_1 να έχουν μεγάλη τάση V_{eff} . Η σχεδίαση του ενισχυτή CMFB φαίνεται στον Πίνακα 4.4.

	I_D	W	L	V_{eff}
M_1	$5\mu A$	$1\mu m$	$2.5\mu m$	$0.5V$
M_2	$10\mu A$	$50\mu m$	$3\mu m$	$0.2V$
M_3	$10\mu A$	$50\mu m$	$3\mu m$	$0.2V$

Πίνακας 4.4: Σχεδίαση του CMFB του NCM

4.2.5 Αποτελέσματα Προσομοίωσης


Για την επιβεβαίωση της λειτουργίας της σχεδίασης έγιναν οι εξής αναλύσεις:

- DC ανάλυση
- AC ανάλυση με διαφορικό σήμα εισόδου
- STB ανάλυση για τον έλεγχο της ευστάθειας του CMFB

- Noise ανάλυση προτού εφαρμοστεί το chopping

Η DC ανάλυση έδειξε ότι η τα ρεύματα και οι τάσεις είναι περίπου στο σημείο της σχεδίασης που κάναμε. Τα αποτελέσματα της AC ανάλυσης φαίνονται στο Σχήμα 4.5. Πρόκειται για το πλάτος και τη φάση του κέρδους από τη διαφορική τάση εισόδου μέχρι τη διαφορική τάση εξόδου. Παρατηρούμε ότι το κέρδος είναι περί τα 2dB λιγότερο από την πρόβλεψη και οι πόλοι είναι επίσης σε μικρότερες συχνότητες. Κοιτώντας τα DC σημεία λειτουργίας των transistor εξόδου, παρατηρούμε ότι η αντίσταση εξόδου είναι αυξημένη σε σχέση με την πρόβλεψη. Αυτό αφενός δικαιολογεί το μειωμένο bandwidth και αφετέρου υποδεικνύει ότι η μείωση στο κέρδος οφείλεται σε μειωμένη διαγωγιμότητα σε σχέση με αυτή που σχεδιάστηκε. Τα παραπάνω είναι αναμενόμενα δεδομένων των περιορισμών του τετραγωνικού μοντέλου που χρησιμοποιήσαμε για τη σχεδίαση στο χέρι.


Το πλάτος και η φάση του κέρδους ανοιχτού βρόχου του CMFB φαίνονται στο Σχήμα 4.6. Έχουμε επαρκές κέρδος DC και ο βρόχος είναι ευσταθής χωρίς τη χρήση πυκνωτών αντιστάθμισης με Phase Margin 78° και Gain Margin $49dB$. Τα αποτελέσματα του θορύβου αναλύονται στην επόμενη ενότητα.



Σχήμα 4.5: Πλάτος και φάση του AC κέρδους του NCM.


4.3 Chopping

Το Chopping είναι μία τεχνική διαμόρφωσης που εφαρμόζεται σε ενισχυτές για την αντιμετώπιση του DC offset και του θορύβου $1/f$ [11], [12], [13], [14], [15]. Το baseband σήμα εισόδου πολλαπλασιάζεται με ένα σήμα αναφοράς υψηλής συχνότητας (διαμόρφωση) και το φάσμα του μεταφέρεται γύρω από τη συχνότητα αυτή. Στη συνέχεια εισέρχεται στον ενισχυτή όπου αφενός υφίσταται ενίσχυση και αφετέρου



Σχήμα 4.6: Πλάτος και φάση του Loop Gain του CMFB.

του προστίθεται το DC offset και ο θόρυβος του ενισχυτή. Το εξερχόμενο από τον ενισχυτή σήμα πολλαπλασιάζεται με το ίδιο σήμα αναφοράς (αποδιαμόρφωση), με αποτέλεσμα αφενός το φάσμα του να γίνεται ξανά baseband και αφετέρου το φάσμα του $1/f$ θορύβου που ήταν γύρω από το DC να μεταφέρεται ψηλά στη συχνότητα. Συνήθως ακολουθεί μία βαθμίδα βαθυπερατού φίλτρου για την απόρριψη των ανεπιθύμητων αρμονικών.




Σχήμα 4.7: Chopper - Οι διακόπτες υλοποιούνται με την transmission gate που παρουσιάζεται δεξιά. Η μπάρα υποδεικνύει λογική αντιστροφή.

Φυσικά η υλοποίηση της παραπάνω τεχνικής χρησιμοποιώντας πολλαπλασιαστή και αρμονικό ταλαντωτή όπως γίνεται στα συστήματα τηλεπικοινωνιών δεν θα είχε νόημα αφού τα πολύπλοκα αυτά κυκλώματα θα εισήγαγαν θόρυβο, καταπόλωση και παραμόρφωση. Αντ'αυτών χρησιμοποιείται μία τετραγωνική παλμοσειρά για σήμα αναφοράς και μία ομάδα 4 διακοπών σε είσοδο και έξοδο για την υλοποίηση του πολλαπλασιασμού. Η τετραγωνική παλμοσειρά μπορεί σχετικά εύκολα να


φτιαχτεί με ψηφιακές μεθόδους. Οι διακόπτες, γνωστοί και ως chopper, φαίνονται στο Σχήμα 4.7. Ακολουθώντας την λογική ενεργοποίησης που παρουσιάζεται, το σήμα υφίσταται αλλεπάλληλες αλλαγές πολικότητας. Αυτές ισοδυναμούν με τον πολλαπλασιασμό του σήματος με μία άρτια τετραγωνική παλμοσειρά με πλάτος μονάδα. Η παλμοσειρά έχει πολλές αρμονικές με αποτέλεσμα ο θόρυβος στην έξοδο του συστήματος να εμφανίζεται γύρω από όλες τις αρμονικές. Συνεπώς το βαθυπερατό φιλτράρισμα γίνεται απαραίτητο.

4.3.1 Υλοποίηση στον ενισχυτή NCM

Θα εφαρμόσουμε την τεχνική chopping στον ενισχυτή NCM για να μειώσουμε την επίδραση του $1/f$ θορύβου στην έξοδό του. Η υλοποίηση των chopper γίνεται με χρήση transmission gate, όπως φαίνεται στο Σχήμα 4.7. Στο πλαίσιο της παρούσας εργασίας τα ρολόγια υλοποιούνται με ιδανικές πηγές. Δεδομένου του μεγάλου εύρους ζώνης του ενισχυτή, θα δοκιμάσουμε τρεις συχνότητες chopping: 10kHz, 50kHz και 100kHz. Τα αποτελέσματα φαίνονται στα Σχήματα 4.8 και 4.9 όπου παρουσιάζονται ο Input referred και ο Output referred θόρυβος αντίστοιχα.




Σχήμα 4.8: Input referred θόρυβος του NCM.



Σχήμα 4.9: Output referred θόρυβος του NCM.

4.4 Βαθυπερατό Φίλτρο

4.4.1 Εισαγωγή



Σχήμα 4.10: Τοπολογία πλήρως διαφορικού βαθυπερατού φίλτρου [2].

Ο κύριος ρόλος του φίλτρου είναι να θέσει τον κυρίαρχο πόλο του βρόχου $f_{d,SC}$. Επίσης, προσθέτει κέρδος και συμβάλει στο φιλτράρισμα των αρμονικών που δημιουργεί το chopping. Η τοπολογία που θα ακολουθήσουμε φαίνεται στο Σχήμα 4.10. Η συνάρτηση μεταφοράς, το DC κέρδος, ο πόλος και το μηδενικό του φίλτρου δίνονται από τις σχέσεις:

$$\frac{V_o}{V_{in}} = \frac{G_{m1}}{G_{m2} + G_1 + G_2} \frac{1 + s \frac{C_1/2}{G_{m1}}}{1 + s \frac{C_2 + C_1/2}{G_{m2} + G_1 + G_2}} \quad (4.17)$$


$$A_0 = \frac{G_{m1}}{G_{m2} + G_1 + G_2} \quad (4.18)$$

$$f_{p,LPF} = \frac{G_{m2} + G_1 + G_2}{2\pi(C_2 + C_1/2)} \quad (4.19)$$

$$f_{z,LPF} = \frac{G_{m1}}{2\pi C_1/2} \quad (4.20)$$

Ο στόχος $f_{d,SC} = f_{p,LPF} \in [10^{-1}, 10] Hz$ που έχουμε θέσει, είναι πρακτικά αδύνατον να επιτευχθεί με πυκνωτές ενσωματωμένους στο ολοκληρωμένο κύκλωμα. Συνεπώς, ο πυκνωτής C_2 θα θεωρηθεί ότι βρίσκεται εκτός του ολοκληρωμένου κυκλώματος και άρα δεν είναι περιορισμένος σε τιμή από τα στοιχεία της τεχνολογίας. Επίσης, για να πετύχουμε αυτόν τον χαμηλό πόλο, θα φροντίσουμε η διαγωγιμότητα G_{m2} και οι αγωγιμότητες εξόδου G_1 και G_2 να έχουν επαρκώς μικρές τιμές.

4.4.2 Ανάλυση Βαθυπερατού Φίλτρου



Σχήμα 4.11: Υλοποίηση του πλήρως διαφορικού βαθυπερατού φίλτρου.

Η υλοποίηση του φίλτρου σε CMOS φαίνεται στο Σχήμα 4.11. Η διαγωγιμότητα G_{m1} παίρνει τη μορφή απλού διαφορικού ζεύγους. Η διαγωγιμότητα G_{m2}

υλοποιείται με την τεχνική series-parallel καθρεπτών ρεύματος, η οποία ενδείκνυται για την δημιουργία μειωμένης διαγωγιμότητας [17]. Οι δύο διαγωγιμότητες και η αγωγιμότητα εξόδου δίνονται από τις σχέσεις:

$$G_{m1} = \frac{g_{mA}}{2} = \frac{1}{2} \sqrt{k_p \frac{W_A}{L_A} I_{B1}} \quad (4.21)$$

$$G_{m2} = \frac{g_{m1}}{2N^2} = \frac{1}{2N^2} \sqrt{k_n \frac{W_1}{L_1} I_{B2}} \quad (4.22)$$

$$G_o = 2(g_{dsA} + g_{ds3} + g_{2u,N}) \quad (4.23)$$

$$= \frac{(\lambda L) I_{B1}}{L_A} + \frac{(\lambda L) I_{B2}}{L_3} + \frac{[(\lambda L) I_{B2}]^2}{4N^{N+1} L_2^N \left(\sqrt{2k_p \frac{W_2}{L_2} I_{B2}} \right)^{N-1}} \quad (4.24)$$

Η σχεδίαση θα γίνει συμπληρώνοντας τον Πίνακα 4.5. Οι παράμετροι προς επιλογή είναι ο παράγοντας N, τα ρεύματα biasing I_{B1} και I_{B2} , οι πυκνωτές C_1 και C_2 και τα πλάτη και μήκη των transistor.

	I_D	W	L	V_{eff}
M_A	$\frac{I_{B1}}{2}$	W_A	L_A	$\sqrt{\frac{I_{B1}}{k_p \frac{W_A}{L_A}}}$
M_1	$\frac{I_{B2}}{2}$	W_1	L_1	$\sqrt{\frac{I_{B2}}{k_n \frac{W_1}{L_1}}}$
M_{2u}	$\frac{I_{B2}}{2N}$	W_{2u}	L_3	$\sqrt{\frac{I_{B2}}{N k_p \frac{W_{2u}}{L_{2u}}}}$
M_{2u}	$\frac{I_{B2}}{2N^2}$	W_{2u}	L_3	$\sqrt{\frac{I_{B2}}{N^2 k_p \frac{W_{2u}}{L_{2u}}}}$
M_3	$\frac{I_{B1}}{2} + \frac{I_{B2}}{2N^2}$	W_3	L_3	$\sqrt{\frac{I_3}{k_n \frac{W_3}{L_3}}}$

Πίνακας 4.5: Σχεδίαση του Low Pass Filter

4.4.3 Σχεδίαση Βαθυπερατού Φίλτρου


Οι παράμετροι της σχεδίασης είναι πολλές και συνεπώς πρέπει να γίνουν αρχικά κάποιες αυθαίρετες επιλογές. Θέτουμε $C_1 = 100fF$ και $C_2 = 1\mu F$. Προκειμένου το

μηδενικό να είναι επαρκώς μακριά στη συχνότητα και να μην επηρεάσει τη λειτουργία του βρόχου, θέλουμε $f_{z,LPF} \geq \frac{1}{\pi}GHz = 318MHz \implies G_{m1} \geq 100\mu S$. Από την προδιαγραφή $f_{p,LPF} \in [10^{-1}, 10]Hz$ προκύπτει $0.628\mu S \leq G_{m2} + G_o \leq 62.9\mu S$. Όπως είναι προφανές, η σχεδίαση έχει πολλούς βαθμούς ελευθερίας και οι σχέσεις που τη διέπουν είναι σχετικά περίπλοκες για σχεδίαση στο χέρι. Λόγω των παραπάνω, η σχεδίαση έγινε με επαναληπτικό τρόπο στο πρόγραμμα MATLAB. Τα αποτελέσματα φαίνονται στον Πίνακα 4.6. Επιλέχθηκε $N = 2$.

	I_D	W	L	V_{eff}
M_A	$50\mu A$	$50\mu m$	$1\mu m$	$0.258V$
M_1	$25\mu A$	$1\mu m$	$1\mu m$	$0.707V$
M_{2u}	$12.5\mu A$	$1\mu m$	$1\mu m$	$0.912V$
M_{2l}	$6.25\mu A$	$1\mu m$	$1\mu m$	$0.645V$
M_3	$56.25\mu A$	$28\mu m$	$1\mu m$	$0.2V$

Πίνακας 4.6: Σχεδίαση του Low Pass Filter

4.4.4 Ανάλυση και Σχεδίαση Common Mode Feedback



Σχήμα 4.12: Ενισχυτής Common Mode Feedback για το βαθυπερατό φίλτρο [9].

Το βαθυπερατό φίλτρο, όπως και ο ενισχυτής, είναι πλήρως διαφορικό, οπότε χρειάζεται και αυτό κύκλωμα ανάδρασης common mode για τους κόμβους εξόδου. Η ανάδραση γίνεται μέσω της τάσης V_{cmc} στις πύλες των transistor M_3 μέσω του ενισχυτή CMFB που φαίνεται στο Σχήμα 4.12. Πρόκειται για τη δυϊκή έκδοση του ενισχυτή του Σχήματος 4.4, με PMOS transistor στην είσοδο. Η σχεδίαση γίνεται με την ίδια λογική που αναλύσαμε στην ενότητα 4.2.4. Ωστόσο, δίνουμε μεγαλύτερη έμφαση στη γραμμικότητα, καθώς το σήμα στην είσοδο του φίλτρου έχει ήδη υποστεί ενίσχυση και άρα είναι πιο πιθανό να οδηγήσει την έξοδό του σε μεγάλες τιμές τάσης. Η σχεδίαση του ενισχυτή CMFB φαίνεται στον Πίνακα 4.7.

	I_D	W	L	V_{eff}
M_1	$5\mu A$	$3.03\mu m$	$10\mu m$	$1V$
M_2	$10\mu A$	$5\mu m$	$1\mu m$	$0.2V$
M_3	$10\mu A$	$5\mu m$	$1\mu m$	$0.2V$

Πίνακας 4.7: Σχεδίαση του CMFB του NCM


4.4.5 Αποτελέσματα Προσομοίωσης

Για την επιβεβαίωση της λειτουργίας της σχεδίασης έγιναν οι εξής αναλύσεις:


- DC ανάλυση
- AC ανάλυση με διαφορικό σήμα εισόδου
- STB ανάλυση για τον έλεγχο της ευστάθειας του CMFB

Η DC ανάλυση έδειξε ότι η τα ρεύματα και οι τάσεις είναι περίπου στο σημείο της σχεδίασης που κάναμε. Τα αποτελέσματα της AC ανάλυσης φαίνονται στο Σχήμα 4.13. Πρόκειται για το πλάτος και τη φάση του κέρδους από τη διαφορική τάση εισόδου μέχρι τη διαφορική τάση εξόδου. Ο πόλος και το μηδενικό που προκύπτουν ικανοποιούν τις προδιαγραφές. Το κέρδος που προσθέτει η βαθμίδα είναι επιθυμητό.

Το πλάτος και η φάση του κέρδους ανοιχτού βρόχου του CMFB φαίνονται στο Σχήμα 4.14. Έχουμε επαρκές κέρδος DC και ο βρόχος είναι ευσταθής με Phase Margin 86° και Gain Margin μεγαλύτερο των $70dB$.



Σχήμα 4.13: Πλάτος και φάση του AC κέρδους του LPF.



Σχήμα 4.14: Πλάτος και φάση του Loop Gain του CMFB.


4.5 Στάδιο Εξόδου Class AB

4.5.1 Εισαγωγή

Το στάδιο εξόδου είναι το τελευταίο στοιχείο προς σχεδίαση. Ο ρόλος αυτού του κυκλώματος είναι να έχει την ικανότητα να αποδώσει στο πηνίο ανάδρασης επαρκές ρεύμα ώστε να προκληθεί το κατάλληλο πεδίο αντιστάθμισης με αποδοτικό τρόπο. Το ρεύμα αυτό είναι τουλάχιστον $\pm 100mA$, αλλά ικανότητα οδήγησης μεγαλύτερου ρεύματος είναι επιθυμητή προκειμένου να προσπαθήσουμε να επεκτείνουμε την περιοχή λειτουργίας του αισθητήρα. Με τον όρο αποδοτικότητα εννοούμε την ικανότητα να αποδώσει πολύ ρεύμα για μεγάλη διέγερση στην είσοδο, ενώ η κατανάλωση για μηδενική είσοδο να είναι η ελάχιστη δυνατή. Μαθηματικά θα την ορίσουμε ως τον λόγο του μέγιστου ρεύματος που μπορεί να αποδοθεί στο φορτίο προς την συνολική κατανάλωση απουσία εισόδου (quiescent κατανάλωση).

Αν υλοποιούσαμε το στάδιο εξόδου με μία τοπολογία Class A (π.χ. ένα διαφορικό ζεύγος), τότε η quiescent θα ήταν τόση όσο και το μέγιστο ρεύμα εξόδου και άρα θα είχαμε απόδοση ίση με μονάδα. Αντ' αυτού θα χρησιμοποιήσουμε μία τοπολογία Class AB. Αυτή έχει το χαρακτηριστικό ότι για είσοδο μεγαλύτερη από μία τιμή, το ρεύμα εξόδου αυξάνεται τετραγωνικά ως προς την είσοδο και μπορεί να πάρει τιμές αρκετά μεγαλύτερες από την quiescent.

4.5.2 Ανάλυση Σταδίου Class AB



Σχήμα 4.15: Στάδιο εξόδου Class AB [18].

Η τοπολογία που επιλέχθηκε φαίνεται στο Σχήμα 4.15 και προέρχεται από το [18]. Πρόκειται για ένα πλήρως διαφορικό στάδιο Class AB. Σε αυτή τη βαθμίδα μας ενδιαφέρει η σχέση μεταξύ της διαφορικής τάσης εισόδου και του διαφορικού ρεύματος εξόδου. Η συμπεριφορά μικρού σήματος δεν αποτελεί μέρος της σχεδίασης. Ωστόσο αναμένουμε ότι θα εισάγει μία εξασθένιση στο DC κέρδος της αλυσίδας και ότι δεν θα επηρεάσει τη συνολική συνάρτηση μεταφοράς με εισαγωγή πόλων και μηδενικών στο εύρος συχνοτήτων ενδιαφέροντος. Για να προχωρήσουμε στη σχεδίαση θα κάνουμε ανάλυση μεγάλου σήματος. Θεωρούμε ότι τα transistor με κοινό αριθμό και διαφορετικό γράμμα έχουν τις ίδιες διαστάσεις.

Αρχικά, ορίζουμε μερικά μεγέθη τα οποία θα χρησιμοποιηθούν στη συνέχεια:

$$h_i = k_{n/p} \left(\frac{W}{L} \right)_i \quad (4.25)$$

$$V_Q = V_{eff1A}^Q + V_{eff2A}^Q = V_{eff5A}^Q + V_{eff6A}^Q \quad (4.26)$$

$$\beta_1 = \left(\frac{\frac{1}{\sqrt{h_{5A}}} + \frac{1}{\sqrt{h_{6A}}}}{\frac{1}{\sqrt{h_{1A}}} + \frac{1}{\sqrt{h_{2A}}}} \right)^2 \quad (4.27)$$

$$\beta_2 = \frac{(W/L)_{7A}}{(W/L)_{3A}} = \frac{(W/L)_{7B}}{(W/L)_{3B}} = \frac{(W/L)_{8A}}{(W/L)_{4A}} = \frac{(W/L)_{8B}}{(W/L)_{4B}} \quad (4.28)$$

$$I_Q = 2(1 + \beta_1 + \beta_1\beta_2)I_0 \quad (4.29)$$

Εδώ, ο εκθέτης Q υποδηλώνει ότι το μέγεθος αφορά την quiescent κατάσταση, δηλαδή την απουσία διαφορικής εισόδου. Τα ρεύματα I_A και I_B καθώς και το ρεύμα εξόδου i_L δίνονται από τις σχέσεις:

$$I_A = \beta_1 I_0 \left(1 + \frac{v_{in}^d}{V_Q} \right)^2 \quad (4.30)$$

$$I_B = \beta_1 I_0 \left(1 - \frac{v_{in}^d}{V_Q} \right)^2 \quad (4.31)$$

$$i_L = \beta_2 (I_A - I_B) = \begin{cases} \beta_1 \beta_2 I_0 \left(1 + \frac{v_{in}^d}{V_Q} \right)^2 & V_Q < v_{in}^d \leq v_{in,max}^d \\ 4\beta_1 \beta_2 I_0 \frac{v_{in}^d}{V_Q} & -V_Q \leq v_{in}^d \leq V_Q \\ \beta_1 \beta_2 I_0 \left(1 - \frac{v_{in}^d}{V_Q} \right)^2 & -v_{in,max}^d \leq v_{in}^d < -V_Q \end{cases} \quad (4.32)$$

Το $v_{in,max}^d$ ορίζεται ως η διαφορά των $v_{in,max}^+$ και $v_{in,min}^-$. Τα τελευταία έχουν υπολογιστεί έτσι ώστε να τα transistor $M_{1A/B}$ και $M_{2A/B}$ να παραμένουν σε κορεσμό. Η $v_{in,max}^d$ που προκύπτει δίνεται από τη Σχέση 4.33. Ωστόσο, αυτός ο περιορισμός δεν απόλυτα αυστηρός. Αποτελεί ένα εναρκτήριο σημείο για τη σχεδίαση, αλλά αναμένουμε το στάδιο να έχει ικανότητα οδήγησης μεγαλύτερου ρεύματος εξόδου. Το μέγιστο ρεύμα εξόδου δίνεται από τη Σχέση 4.34 και η απόδοση από τη Σχέση 4.35.

$$v_{in,max}^d = V_{DD} - V_Q - V_{TH,n} - V_{TH,p} - \left(V_{eff3A}^Q + V_{eff4A}^Q \right) \frac{V_{DD} - V_{TH,n} - V_{TH,p}}{V_Q + V_{eff3A}^Q + V_{eff4A}^Q} \quad (4.33)$$

$$i_{L,max} = \beta_1 \beta_2 I_0 \left(\frac{V_{DD} - V_{TH,n} - V_{TH,p}}{V_Q + V_{eff3A}^Q + V_{eff4A}^Q} \right)^2 \quad (4.34)$$

$$\frac{i_{L,max}}{I_Q} = \frac{\beta_1 \beta_2}{2(1 + \beta_1 + \beta_1 \beta_2)} \left(\frac{V_{DD} - V_{TH,n} - V_{TH,p}}{V_Q + V_{eff3A}^Q + V_{eff4A}^Q} \right)^2 \quad (4.35)$$

4.5.3 Σχεδίαση Σταδίου Class AB

Για τη σχεδίαση πρέπει να επιλέξουμε το ρεύμα I_0 , τα μήκη L και τις τάσεις V_{eff} των transistor και με αυτά να συμπληρώσουμε τον Πίνακα 4.8.

	I_D	W	L	V_{eff}
M_5	I_0	$\frac{2I_0}{k_n V_{eff,5}^2}$	L	$V_{eff,5}$
M_6	I_0	$\frac{2I_0}{k_p V_{eff,6}^2}$	L	$V_{eff,6}$
M_1	$\beta_1 I_0$	$\beta_1 \frac{2I_0}{k_n V_{eff,1}^2}$	L	$V_{eff,1}$
M_2	$\beta_1 I_0$	$\beta_1 \frac{2I_0}{k_p V_{eff,2}^2}$	L	$V_{eff,2}$
M_3	$\beta_1 I_0$	$\beta_1 \frac{2I_0}{k_p V_{eff,3}^2}$	L	$V_{eff,3}$
M_4	$\beta_1 I_0$	$\beta_1 \frac{2I_0}{k_n V_{eff,4}^2}$	L	$V_{eff,4}$
M_7	$\beta_1 \beta_2 I_0$	$\beta_1 \beta_2 \frac{2I_0}{k_p V_{eff,7}^2}$	L	$V_{eff,3}$
M_8	$\beta_1 \beta_2 I_0$	$\beta_1 \beta_2 \frac{2I_0}{k_n V_{eff,8}^2}$	L	$V_{eff,4}$

Πίνακας 4.8: Σχεδίαση του σταδίου εξόδου.

Επιλέγουμε:

- $\beta_1 = 1$

- $\beta_2 = 5$
- $L = 1\mu m$
- $\left(\frac{W}{L}\right)_{1A} = \left(\frac{W}{L}\right)_{5A} \implies V_{eff,1A} = V_{eff,5A}$
- $\left(\frac{W}{L}\right)_{2A} = \left(\frac{W}{L}\right)_{6A} \implies V_{eff,2A} = V_{eff,6A}$

Μένει να επιλέξουμε I_0 , $V_{eff,5A}$, $V_{eff,6A}$, $V_{eff,3A}$ και $V_{eff,4A}$. Η επιλογή θα γίνει με δύο άξονες. Ο πρώτος είναι το ρεύμα εξόδου να πληρεί την προδιαγραφή με κάποιο επιπλέον περιθώριο. Ο δεύτερος είναι να έχουμε καλή απόδοση. Αυτό γίνεται μειώνοντας τις V_{eff} , με αποτέλεσμα την αύξηση της επιφάνειας των συσκευών. Μετά από μερικές επαναλήψεις και με στόχο το $i_{L,max} = 150mA$, επιλέγουμε $I_0 = 0.5mA$ και τα μεγέθη που φαίνονται στον Πίνακα 4.9.

	I_D	W	L	V_{eff}
M_5	$0.5mA$	$1000\mu m$	$1\mu m$	$0.1V$
M_6	$0.5mA$	$3334\mu m$	$1\mu m$	$0.1V$
M_1	$0.5mA$	$1000\mu m$	$1\mu m$	$0.1V$
M_2	$0.5mA$	$3334\mu m$	$1\mu m$	$0.1V$
M_3	$0.5mA$	$3334\mu m$	$1\mu m$	$0.1V$
M_4	$0.5mA$	$1000\mu m$	$1\mu m$	$0.1V$
M_7	$2.5mA$	$16650\mu m$	$1\mu m$	$0.1V$
M_8	$2.5mA$	$5000\mu m$	$1\mu m$	$0.1V$

Πίνακας 4.9: Σχεδίαση του σταδίου εξόδου.

Αναμένουμε το στάδιο εξόδου Class AB να έχει την ικανότητα να αποδώσει μέχρι και $i_{L,max} = 186mA$, με quiescent κατανάλωση $I_Q = 7mA$ και άρα να έχει απόδοση $i_{L,max}/I_Q = 26.57A/A$.


4.5.4 Αποτελέσματα Προσομοίωσης

Για την επιβεβαίωση της λειτουργίας της σχεδίασης έγιναν οι εξής αναλύσεις:


- DC ανάλυση

- AC ανάλυση με διαφορικό σήμα εισόδου
- DC sweep ανάλυση για τον έλεγχο του εύρους του ρεύματος εξόδου

Η DC ανάλυση έδειξε ότι η τα ρεύματα και οι τάσεις είναι περίπου στο σημείο της σχεδίασης που κάναμε. Τα αποτελέσματα της AC ανάλυσης φαίνονται στο Σχήμα 4.16. Πρόκειται για το πλάτος και τη φάση του κέρδους από τη διαφορική τάση εισόδου μέχρι το διαφορικό ρεύμα εξόδου. Το στάδιο εισάγει εξασθένιση περί τα $30dB$, ενώ ο πρώτος του πόλος είναι μακριά στη συχνότητα, οπότε δεν αναμένουμε να επηρεάσει τη συνολική απόκριση. Στο Σχήμα 4.17 φαίνεται το ρεύμα εξόδου για διάφορες τιμές της διαφορικής τάσης εισόδου. Όπως είναι προφανές, μπορεί να φτάσει τιμές αρκετά μεγαλύτερες από αυτές που σχεδιάσαμε.



Σχήμα 4.16: Πλάτος και φάση του AC κέρδους του σταδίου εξόδου.



Σχήμα 4.17: Ρεύμα εξόδου του σταδίου εξόδου ως προς την διαφορική τάση εισόδου.


4.6 Κύκλωμα Bandgap-Biasing

4.6.1 Εισαγωγή

Για την ορθή πόλωση όλων κυκλωμάτων που περιγράψαμε προηγουμένως, είναι απαραίτητο να υπάρχει μία γεννήτρια DC ρευμάτων. Αυτή ιδανικά θα θέλαμε να παράγει ρεύματα ανεξάρτητα από μεταβολές σε θερμοκρασία, τάση τροφοδοσίας και τυχαιότητες στη διαδικασία κατασκευής. Για αυτό το σκοπό χρησιμοποιούνται ευρέως τα κυκλώματα Bandgap. Ένα τέτοιο κύκλωμα θα χρησιμοποιήσουμε και εμείς για το σύστημά μας.

4.6.2 Ανάλυση και Σχεδίαση Κυκλώματος Bandgap-Biasing

Θα χρησιμοποιήσουμε το κύκλωμα του Σχήματος 4.18. Με κατάλληλη προσαρμογή της αντίστασης xR και της αντίστασης R_2 μπορούμε να εξαλείψουμε την εξάρτηση του ρεύματος εξόδου I_{out} από τη θερμοκρασία, γύρω από μία συγκεκριμένη θερμοκρασία. Ο τελευταίος περιορισμός οφείλεται στο ότι η θερμοκρασιακή εξάρτηση είναι μη-γραμμική. Είναι δυνατόν να γίνει μία σχεδίαση στο χέρι βασισμένοι στις σχέσεις που διέπουν τη γραμμική συσχέτιση των μεγεθών με τη θερμοκρασία. Ωστόσο, πολλά από τα φαινόμενα που χαρακτηρίζουν τα στοιχεία της τεχνολογίας περιγράφονται πολύ καλύτερα από τα μοντέλα του προσομοιωτή, οπότε θα βασιστούμε σε αυτόν για τη σχεδίαση.



Σχήμα 4.18: Κύκλωμα Bandgap [9].


Έχουμε δύο απαιτήσεις κατά τη σχεδίαση γύρω από τους 27°C : το ρεύμα εξόδου να έχει τιμή $I_{out} = 10\mu\text{A}$ και να έχει μηδενική παράγωγο ως προς τη θερμοκρασία. Οι σχέσεις που προκύπτουν είναι:

$$\begin{cases} V_{out} = I_{out}R_2 \\ \frac{\partial V_{out}}{\partial T} = I_{out} \frac{\partial R_2}{\partial T} \end{cases} \quad (4.36)$$

$$\Rightarrow \begin{cases} V_{EB} + x \ln(n)V_T = I_{out}R_2 \\ \frac{\partial V_{EB}}{\partial T} + x \ln(n) \frac{\partial V_T}{\partial T} = I_{out} \frac{\partial R_2}{\partial T} \end{cases} \quad (4.37)$$

Πρέπει να επιλέξουμε τις αντιστάσεις R και R_2 , τον παράγοντα x , τον λόγο των BJT transistor n και διαστάσεις για τα transistor M_n και M_p . Για την αντίσταση R επιλέγουμε την P+ polysilicon με πλάτος $1\mu\text{m}$ και μήκος $15.7\mu\text{m}$ με αποτέλεσμα να είναι περί τα $5.78\text{k}\Omega$. Επίσης επιλέγουμε $n = 8$. Βάσει των παραπάνω, το ρεύμα I_1 θα είναι περί τα $10\mu\text{A}$. Προκειμένου τα transistor M_n και M_p να έχουν $V_{eff} = 0.2\text{V}$,

επιλέγουμε $L_n = L_p = 2.4\mu m$, $W_n = 11.16\mu m$ και $W_p = 37.2\mu m$. Μένει να προσδιοριστούν ο παράγοντας x και η αντίσταση R_2 . Ακολουθώντας μία επαναληπτική μεθοδολογία με βάση τις προδιαγραφές που έχουμε θέσει, καταλήγουμε στο $x = 9$ και $R_2 = 111k\Omega$.



Σχήμα 4.19: Ενισχυτή Current Mirror OpAmp.


Επίσης, πρέπει να σχεδιάσουμε τον ενισχυτή του Σήματος 4.18. Αυτός θα υλοποιηθεί με έναν Current Mirror OpAmp όπως φαίνεται στο Σχήμα 4.19. Θέλουμε να έχει χαμηλή κατανάλωση και σχετικά υψηλό DC κέρδος. Έτσι κάνουμε τη σχεδίαση που φαίνεται στον Πίνακα 4.10.

	I_D	W	L	V_{eff}
M_1	$4.5\mu A$	$9\mu m$	$2.4\mu m$	$0.2V$
M_2	$4.5\mu A$	$2.7\mu m$	$2.4\mu m$	$0.2V$
M_3	$9\mu A$	$5.4\mu m$	$2.4\mu m$	$0.2V$
M_4	$9\mu A$	$36\mu m$	$2.4\mu m$	$0.2V$


Πίνακας 4.10: Σχεδίαση του ενισχυτή Current Mirror OpAmp.

4.6.3 Αποτελέσματα Προσομοίωσης

Κάνοντας sweep τη θερμοκρασίας από τους -40°C μέχρι τους 125°C και τρέχοντας μία DC ανάλυση για κάθε θερμοκρασία, παίρνουμε το ρεύμα εξόδου και την πρώτη παράγωγο αυτού ως προς τη θερμοκρασία. Τα αποτελέσματα φαίνονται στα Σχήματα 4.20 και 4.21. Το ρεύμα έχει μέγιστη μεταβολή 1,3% σε όλο το θερμοκρασιακό εύρος, ενώ γύρω από τους 27°C είναι σχεδόν σταθερό.



Σχήμα 4.20: Ρεύμα εξόδου κυκλώματος Bandgap ως προς τη θερμοκρασία.



Σχήμα 4.21: Πρώτη παράγωγος ρεύματος εξόδου κυκλώματος Bandgap ως προς τη θερμοκρασία.

Κεφάλαιο 5

Τελικό Σύστημα

5.1 Μοντελοποίηση Αισθητήρα

Προτού περάσουμε στην προσομοίωση του τελικού συστήματος, θα αντιμετωπίσουμε το ζήτημα της προσομοίωσης του αισθητήρα. Όπως αναλύσαμε στο Κεφάλαιο 2, το κάθε στοιχείο της γέφυρας είναι μία αντίσταση, η τιμή της οποίας μεταβάλλεται με το μαγνητικό πεδίο. Η αντίσταση αυτή αποτελείται από ένα σταθερό κομμάτι R_0 και ένα μεταβλητό ΔR . Η σχέση της δίνεται από την 2.4 και την επαναλαμβάνουμε εδώ για ευκολία. Για την προσομοίωση θα χρησιμοποιήσουμε το ανάπτυγμα κατά Taylor γύρω από το μηδέν με όρους μέχρι και πέμπτης τάξης όπως δίνεται από τη Σχέση 5.3. Οι συντελεστές r_1 , r_3 και r_5 δίνονται στον Πίνακα 2.1. Δεδομένου ότι ο προσομοιωτής διαχειρίζεται μόνο τάσεις και ρεύματα, το μαγνητικό πεδίο θα αντιπροσωπεύεται από μία πηγή ρεύματος, ανεξάρτητη από τα υπόλοιπα κυκλώματα.

$$R(H) = R_0 + \Delta R \quad (5.1)$$

$$\Delta R = \Delta R_0 \frac{H_y}{H_k + H_x} \sqrt{1 - \left(\frac{H_y}{H_k + H_x} \right)^2} \quad (5.2)$$


$$\Delta R = r_1 H + r_3 H^3 + r_5 H^5 \quad (5.3)$$

Για να προσεγγίσουμε το ζήτημα της προσομοίωσης, αρχικά θα γράψουμε τον νόμο του Ohm για την αντίσταση όπως φαίνεται στις Σχέσεις 5.4 με 5.6. Η πτώση τάσης στα άκρα του στοιχείου αποτελείται από δύο μέρη. Το πρώτο είναι ο όρος με την R_0 που αποτελεί την κλασική σχέση που συνδέει την τάση στα άκρα μιας αντίστασης με το ρεύμα I_R που τη διαρρέει. Το δεύτερο είναι οι τελευταίοι τρεις όροι οι οποίοι περιλαμβάνουν τόσο το ρεύμα I_R όσο και το μαγνητικό πεδίο H . Αυτό το μέρος μπορεί να μοντελοποιηθεί από μία πολυωνυμική πηγή τάσης εξαρτώμενη από ρεύμα. Η πτώση τάσης στα άκρα της θα δίνεται συναρτήσει του ρεύματος I_R και του ρεύματος που εκπροσωπεί το μαγνητικό πεδίο H .

$$V_R = RI_R \quad (5.4)$$

$$V_R = R_0 I_R + \Delta R I_R \quad (5.5)$$

$$V_R = R_0 I_R + r_1 I_R H + r_3 I_R H^3 + r_5 I_R H^5 \quad (5.6)$$




Σχήμα 5.1: Μοντέλο στοιχείου της γέφυρας Wheatstone.

5.2 Προσομοίωση Συστήματος Κλειστού Βρόχου

Είμαστε πλέον έτοιμοι να προσομοιώσουμε το τελικό σύστημα κλειστού βρόχου και να εκτιμήσουμε την επίδοσή του. Οι αναλύσεις περιλαμβάνουν DC, Stability, AC και transient για διαφορετικές διεγέρσεις στην είσοδο. Ξεκινάμε με μία Stability ανάλυση γύρω από το βρόχο προκειμένου να εξετάσουμε την Open Loop συμπεριφορά. Τα αποτελέσματα φαίνονται στο Σχήμα 5.2. Το κέρδος είναι περί τα 20dB λιγότερο από τον στόχο που είχαμε θέσει, ενώ ο κυρίαρχος πόλος $f_{-3dB,OL}$ είναι εντός της προδιαγραφής. Το σύστημα είναι σταθερό με Phase Margin ίσο με 89.9° και Gain Margin μεγαλύτερο των 70dB. Η συχνότητα μοναδιαίου κέρδους (Unity Gain Frequency - UGF) και αναμενόμενο bandwidth κλειστού βρόχου είναι ελαφρώς λιγότερη από 1kHz. Είναι προφανές ότι ο περιορισμός για το $f_{-3dB,OL}$ είναι πολύ αυστηρός για το DC κέρδος που προέκυψε με αποτέλεσμα τη μείωση του bandwidth κλειστού βρόχου. Αυτό θα μπορούσε πολύ εύκολα να αλλάξει, μειώνοντας τον πυκνωτή C_2 του Βαθυπερατού Φίλτρου με προσοχή στην ευστάθεια του βρόχου. Ωστόσο για την παρούσα εργασία θα μείνουμε στη σχεδίαση που έχει γίνει.

Στη συνέχεια, περνάμε στη σύστημα κλειστού βρόχου. Αρχικά, κάνουμε μία DC sweep το εξωτερικό μαγνητικό πεδίο και παρατηρούμε την τάση V_{sense} στα άκρα της αντίστασης R_s που βρίσκεται εν σειρά με το πηνίο ανάδρασης. Στην ίδια γραφική




Σχήμα 5.2: Πλάτος και φάση του κέρδους $G_{SC}(s)$ του κυκλώματος Signal Conditioning.

έχουμε και την έξοδο της αισθητηριακής γέφυρας όταν αυτή χρησιμοποιείται ως έχει, δηλαδή χωρίς ανάδραση ή ενίσχυση. Το αποτέλεσμα φαίνεται στο Σχήμα 5.3. Στο Σχήμα 5.4 φαίνεται η παράγωγος αυτών των καμπυλών ως προς το μαγνητικό πεδίο εισόδου. Το σύστημα που σχεδιάστηκε έχει υψηλότερο κέρδος και αυξημένο εύρος λειτουργίας. Επίσης από το Σχήμα 5.4 φαίνεται ότι έχει καλύτερη γραμμικότητα αφού διατηρεί σχετικά σταθερό κέρδος για σχεδόν όλο το εύρος εισόδου.


Η επόμενη ανάλυση είναι η AC. Τα Σχήματα 5.5 και 5.6 δείχνουν την AC απόκριση του πεδίου ανάδρασης H_{fb} και της τάσης V_{sense} αντίστοιχα ως προς την είσοδο H_{ext} . Το πεδίο H_{fb} , το οποίο είναι συνδεδεμένο σε unity gain feedback, έχει πράγματι κέρδος πολύ κοντά στη μονάδα. Πρόκειται για το DC σφάλμα που θέλαμε να εξαλείψουμε στην Ενότητα 3. Η τάση V_{sense} έχει DC κέρδος που συμβαδίζει με την κλίση της καμπύλης του Σχήματος 5.3. Το εύρος ζώνης και των δύο μεταβλητών είναι ίδιο και ίσο με την UGF του open loop συστήματος όπως αναμέναμε. Είναι ελαφρώς κάτω από την προδιαγραφή αλλά αυτό μπορεί να διορθωθεί εύκολα με τον τρόπο που περιγράψαμε παραπάνω.

Τέλος, θα ελέγξουμε την transient συμπεριφορά του συστήματος. Τα Σχήματα 5.7, 5.8 και 5.9 δείχνουν την απόκριση του συστήματος για διάφορους συνδυασμούς ημιτονικής εισόδου. Οι απεικονιζόμενες μεταβλητές είναι η είσοδος H_{ext} , το πεδίο ανάδρασης H_{fb} , το συνολικό πεδίο που βλέπει ο αισθητήρας το οποίο δίνεται από τη διαφορά των δύο προηγούμενων, το ρεύμα του πηνίου αντιστάθμισης και τέλος η τάση V_{sense} . Τα αποτελέσματα είναι γενικά καλά. Στην περίπτωση μεγάλης εισόδου (Σχήμα 5.8) παρατηρούμε ότι το σφάλμα $H_{ext} - H_{fb}$ παίρνει μεγάλες τιμές όταν με-




Σχήμα 5.3: DC απόκριση συστήματος κλειστού βρόχου (κόκκινο) και open loop γέφυρας AMR (χίτρινο).


γιστοποιείται η είσοδος, ενώ είναι μικρό για μικρή είσοδο. Αυτή η μη-γραμμικότητα οφείλεται στο slewing που υφίσταται το Βαθυπερατό Φίλτρο και είναι συνέπεια της επιλογής μεγάλου πυκνωτή και μικρού ρεύματος. Τα Σχήματα 5.10 και 5.11 δείχνουν τις διαφορικές τάσεις πριν και μετά από καθέναν από τους δύο Chopper που περιβάλλουν τον ενισχυτή. Η "πυκνή" εικόνα του Σχήματος 5.10 οφείλεται στα glitches που προκαλούν οι Chopper. Το Σχήμα 5.11 εστιάζει σε ένα μικρό χρονικό διάστημα. Μπορούμε να δούμε ξεκάθαρα ότι το σχετικά σταθερό σήμα εισόδου γίνεται τετραγωνικό, ενισχύεται και μετά αποδιαμορφώνεται. Οι πτώσεις τάσεις της τελευταίας καμπύλης θα φιλτραριστούν από την επόμενη βαθμίδα και η έξοδος θα είναι μία ομαλή ενισχυμένη έκδοση της εισόδου.




Σχήμα 5.4: Πρώτη παράγωγος DC απόκρισης συστήματος κλειστού βρόχου (κόκκινο) και open loop γέφυρας AMR (κίτρινο) ως προς το μαγνητικό πεδίο εισόδου.




Σχήμα 5.5: Πλάτος και φάση AC απόκρισης του πεδίου ανάδρασης H_{fb} .




Σχήμα 5.6: Πλάτος και φάση AC απόκρισης της τάσης V_{sense} .




Σχήμα 5.7: Transient απόκριση για ημιτονική είσοδο πλάτους 1mV και συχνότητας 100Hz, απουσία Chopping.




Σχήμα 5.8: Transient απόκριση για ημιτονική είσοδο πλάτους 2G και συχνότητας 0.1Hz, απουσία Chopping.



Σχήμα 5.9: Transient απόκριση για ημιτονική είσοδο πλάτους 2G και συχνότητας 1Hz, με Chopping στα 10kHz.



Σχήμα 5.10: Transient απόκριση στους chopper πριν και μετά τον ενισχυτή για ημιτονική είσοδο πλάτους 1m και συχνότητας 100Hz, με Chopping στα 100kHz.



Σχήμα 5.11: Transient απόκριση στους chopper πριν και μετά τον ενισχυτή για ημιτονική είσοδο πλάτους 1m και συχνότητας 100Hz, με Chopping στα 100kHz.

Κεφάλαιο 6

Σύνοψη

Η παρούσα εργασία διαπραγματεύτηκε τη σχεδίαση ενός συστήματος κλειστού βρόχου γύρω από έναν αισθητήρα ανισοτροπικής μαγνητοαντίστασης αξιοποιώντας το πηνίο αντιστάθμισης αυτού. Αρχικά, έγινε μία ανάλυση του ολικού συστήματος, τέθηκαν προδιαγραφές για αυτό και με βάση αυτές τέθηκαν σχεδιαστικοί στόχοι για το κύκλωμα Signal Conditioning. Αυτό σχεδιάστηκε σε τεχνολογία CMOS TSMC 180nm και αποτελείται από έναν Chopper Amplifier, ένα Low-Pass Filter και ένα Στάδιο εξόδου Class AB. Η σχεδίαση έγινε αρχικά στο χέρι βασιζόμενοι στις προδιαγραφές και την κλασικά θεωρία. Στη συνέχεια έγινε προσομοίωση του τελικού συστήματος και αξιολόγηση των αποτελεσμάτων.


Μερικά σημεία προς βελτίωση τα οποία μπορούν να αποτελέσουν αντικείμενο μελλοντικής εργασίας είναι τα εξής:

- Αύξηση του κέρδους. Αυτό μπορεί να γίνει με πολλές μεθόδους. Η πιο προφανής θα ήταν η σχεδίαση ενός ενισχυτή με μεγαλύτερη επιφάνεια (λόγω αύξησης του μήκους καναλιού) και μεγαλύτερο κέρδος. Αυτό βέβαια θα μείωνε τη συχνότητα του πόλου του, οπότε απαιτείται ιδιαίτερη προσοχή. Μια άλλη μέθοδος είναι να είναι γίνει cascading δύο ενισχυτών. Ιδιαίτερη προσοχή πρέπει να δοθεί στη συχνотική συμπεριφορά, καθώς η παρουσία πολλών πόλων σε κοντινές συχνότητες ξεφεύγει από τις συνήθεις τεχνικές σχεδίασης και μπορεί να οδηγήσει σε αστάθεια.
- Υλοποίηση ταλαντωτή για τη δημιουργία τετραγωνικής παλμοσειράς θα ενεργοποιεί τους Chopper.
- Βελτίωση του Slew rate του Βαθυπερατού Φίλτρου.

Παράρτημα Α'

Αποδείξεις

Α'.1 Ενισχυτής Nested Current Mirror



Μαύρο: DC ρεύματα Μπλε: AC ρεύματα

Στο ημικύκλωμα που φαίνεται παραπάνω έχουν σημειωθεί με μπλε χρώμα τα διαφορικά ρεύματα που δημιουργούνται για θετική είσοδο. Η αντίστροφη εικόνα

ισχύει για το άλλο μισό του κυκλώματος. Όλοι οι όροι με μπλε χρώμα υπονοούν πολλαπλασιασμό με τον όρο $v_{in}^d/2$. Η διαίρεση με το 2 είναι απαραίτητη καθώς η διαφορική είσοδος εμφανίζεται κατά το ήμισυ στη θετική και την αρνητική είσοδο με αντίθετο πρόσημο σε κάθε μία. Η φορά του ρεύματος καθορίζεται από την επιρροή που έχει η διαφορική είσοδος στο V_{SG} των transistor εισόδου. Παραδείγματος χάριν, στο M_{1A} , η αύξηση της εισόδου προκαλεί μείωση της V_{SG} και άρα το συνολικό ρεύμα (μεγάλου σήματος) μειώνεται. Αυτό ισοδυναμεί με την πρόσθεση ενός διαφορικού ρεύματος αρνητικού πρόσημου στο DC ρεύμα. Οι καθρέπτες ρεύματος θεωρούνται ότι κάνουν τέλειο καθρέπτισμό. Το τελικό ρεύμα που καταλήγει στην έξοδο προκαλεί αύξηση της θετικής εξόδου. Ρεύμα ίδιου πλάτους και αντίθετης φοράς προκαλείται στην αρνητική έξοδο. Συνεπώς η διαγωγιμότητα της βαθμίδας δίνεται από τη σχέση:

$$i_{out} = k_2(1 - m + k_2m)g_{m1}\frac{v_{in}^d}{2}$$


$$\implies G_m = \frac{i_{out}}{v_{in}^d} = k_2(1 - m + k_2m)\frac{I_B}{V_{eff1}}$$

Η αντίσταση εξόδου είναι προφανώς ο παράλληλος συνδυασμός των αντιστάσεων εξόδου των transistor M_2 και M_{3A} . Η θεώρηση ότι η χωρητικότητα που θέτει τον δευτερεύοντα πόλο είναι η αυτή στην πύλη των transistor M_{3A} και M_{3B} βασίζεται στη σκέψη ότι αυτά έχουν πολλαπλάσιες διαστάσεις σε σχέση με τα M_{3C} και M_{3D} . Η αντίσταση σε αυτόν τον κόμβο είναι:


$$R_{nd} = \left(\frac{1}{g_{m3B}} // r_{ds,3C} // r_{ds,1A} \right) \simeq \frac{1}{g_{m3B}}$$

Η παραπάνω θεώρηση βασίζεται στην κλασσική προσέγγιση ότι το $\frac{1}{g_{m3B}}$ είναι αρκετά μικρότερο από τις αντιστάσεις εξόδου των M_{3C} και M_{1A} , οπότε κυριαρχεί τον παράλληλο συνδυασμό.

A'.2 Common Mode Feedback




Ενισχυτής CMFB.



Αντικατάσταση με μοντέλο small signal.

Για την εξαγωγή του κέρδους του ενισχυτή CMFB, αντικαθιστούμε τις συσκευές με αντίστοιχα small signal μοντέλα. Θεωρούμε ότι οι πηγές ρεύματος είναι ιδανικές και άρα ανοιχτοκυκλώνονται. Τα transistor M_2 και M_3 αντικαθιστώνται από αντιστάσεις ίσες με το αντίστροφο της διαγωγιμότητάς τους καθώς είναι σε συνδεσμολογία διόδου. Στη συνέχεια εφαρμόζουμε τον Νόμο Ρευμάτων Kirchoff στους 4 κόμβους και παίρνουμε:



Αναδιάταξη μοντέλων small signal.

$$\begin{cases}
 g_{m2}V_2 + g_{ds1}(V_2 - V_{S1}) + g_{m1}(V_1^+ - V_{S1}) + g_{ds1}(V_2 - V_{S2}) + g_{m1}(V_2^- - V_{S2}) = 0 \\
 g_{ds1}(V_2 - V_{S1}) + g_{m1}(V_1^+ - V_{S1}) + g_{ds1}(V_{cmc} - V_{S1}) + g_{m1}(V_1^- - V_{S1}) = 0 \\
 g_{ds1}(V_2 - V_{S2}) + g_{m1}(V_2^- - V_{S2}) + g_{ds1}(V_{cmc} - V_{S2}) + g_{m1}(V_2^+ - V_{S2}) = 0 \\
 V_2g_{m2} + V_{cmc}g_{m3} = 0
 \end{cases}$$

$$\Rightarrow \begin{cases}
 V_2(g_{m2} + 2g_{ds1}) - (V_{S1} + V_{S2})(g_{ds1} + g_{m1}) + g_{m1}(V_1^+ + V_2^-) = 0 \\
 g_{ds1}(V_2 + V_{cmc}) - V_{S1}2(g_{ds1} + g_{m1}) + g_{m1}(V_1^+ + V_1^-) = 0 \\
 g_{ds1}(V_2 + V_{cmc}) - V_{S2}2(g_{ds1} + g_{m1}) + g_{m1}(V_2^+ + V_2^-) = 0 \\
 V_2g_{m2} + V_{cmc}g_{m3} = 0
 \end{cases}$$


$$\Rightarrow \begin{cases}
 V_2(g_{m2} + 2g_{ds1}) - (V_{S1} + V_{S2})(g_{ds1} + g_{m1}) + g_{m1}(V_1^+ + V_2^-) = 0 \\
 g_{ds1}(V_2 + V_{cmc}) - (V_{S1} + V_{S2})(g_{ds1} + g_{m1}) + \frac{g_{m1}}{2}(V_1^+ + V_1^- + V_2^+ + V_2^-) = 0 \\
 V_2g_{m2} + V_{cmc}g_{m3} = 0
 \end{cases}$$

$$\Rightarrow \begin{cases}
 V_2(g_{m2} + g_{ds1}) - g_{ds1}V_{cmc} + \frac{g_{m1}}{2}[(V_1^+ + V_2^-) - (V_1^- + V_2^+)] = 0 \\
 V_2g_{m2} + V_{cmc}g_{m3} = 0
 \end{cases}$$

$$\Rightarrow \frac{g_{m1}}{2}[(V_1^+ + V_2^-) - (V_1^- + V_2^+)] = V_{cmc}[g_{ds1} + (g_{m2} + g_{ds1})\frac{g_{m3}}{g_{m2}}]$$

$$\Rightarrow \boxed{\frac{V_{cmc}}{\frac{V_1^+ + V_2^-}{2} + \frac{V_1^- + V_2^+}{2}} = \frac{g_{m1}r_{ds1}}{1 + (g_{m2}r_{ds1} + 1)g_{m2}} \frac{g_{m3}}{g_{m2}}}$$

Α'.3 Στάδιο εξόδου Class AB



Στάδιο εξόδου Class AB.

Για τα ρεύματα I_A και I_B έχουμε:

$$\begin{aligned}
 v_{in}^+ - v_{in}^- &= V_{GS,1A} + V_{SG,2A} - V_{SG,6A} - V_{GS,5A} \\
 \Rightarrow v_{in}^d &= \sqrt{\frac{2I_A}{h_{1A}}} + \sqrt{\frac{2I_A}{h_{2A}}} - V_{eff,6A}^Q - V_{eff,5A}^Q \\
 \Rightarrow v_{in}^d + V_Q &= \sqrt{2I_A} \left(\frac{1}{\sqrt{h_{1A}}} + \frac{1}{\sqrt{h_{2A}}} \right) \\
 \Rightarrow (v_{in}^d + V_Q) \sqrt{\frac{a}{2}} &= \sqrt{I_A} \\
 \Rightarrow I_A &= \frac{a}{2} (v_{in}^d + V_Q)^2
 \end{aligned}$$

όπου

$$\begin{aligned}
 h_i &= \mu C_{ox} \frac{W}{L} \\
 a &= \frac{1}{\left(\frac{1}{\sqrt{h_{1A}}} + \frac{1}{\sqrt{h_{2A}}} \right)^2}
 \end{aligned}$$

Αν θέσουμε $v_{in}^d = 0$, παίρνουμε $I_A = I_A^Q = \beta_1 I_0$, άρα:

$$\begin{aligned}\beta_1 I_0 &= \frac{a}{2} V_Q^2 \\ \implies a &= \frac{2\beta_1 I_0}{V_Q^2}\end{aligned}$$

Συνοπώς:

$$I_A = \beta_1 I_0 \left(1 + \frac{v_{in}^d}{V_Q} \right)^2$$

Ομοίως προκύπτει το I_B .

Για να βρούμε τις μέγιστες και ελάχιστες τιμές των v_{in}^+ και v_{in}^- , θεωρούμε τον περιορισμό τα transistor M_{2A} , M_{2B} , M_{1A} και M_{1B} να είναι σε κορεσμό. Για τα δύο πρώτα πρέπει:

$$\begin{aligned}V_{GD,2B} &\geq -V_{TH,p} \\ \implies v_{in}^+ &\geq V_{GS,5B} + V_{SG,6B} + V_{GS,4B} - V_{TH,p} \\ \implies v_{in}^+ &\geq V_Q + \sqrt{\frac{2I_B}{h_{4B}}} + 2V_{TH,n}\end{aligned}$$

Ομοίως:

$$v_{in}^- \geq V_Q + \sqrt{\frac{2I_A}{h_{4A}}} + 2V_{TH,n}$$

Από συμμετρία έχουμε $h_{4A} = h_{4B}$ και $I_A^{max} = I_B^{max}$. Οπότε:

$$v_{in,\min}^\pm = V_Q + \sqrt{\frac{2I_A^{max}}{h_{4A}}} + 2V_{TH,n}$$

Βρίσκουμε με παρόμοιο τρόπο ότι για να είναι τα transistor M_{1A} και M_{1B} σε κορεσμό πρέπει:

$$\begin{aligned}v_{in}^+ &\leq V_{DD} + V_{TH,n} - V_{TH,p} - \sqrt{\frac{2I_A}{h_{3A}}} \\ v_{in}^- &\leq V_{DD} + V_{TH,n} - V_{TH,p} - \sqrt{\frac{2I_B}{h_{3B}}}\end{aligned}$$

Άρα:

$$v_{in,\max}^\pm = V_{DD} + V_{TH,n} - V_{TH,p} - \sqrt{\frac{2I_A^{max}}{h_{3A}}}$$

Η μέγιστη διαφορική τάση εισόδου είναι:

$$\begin{aligned} v_{in,max}^d &= v_{in,max}^+ - v_{in,min}^- \\ &= V_{DD} - V_Q - V_{TH,n} - V_{TH,p} - \sqrt{\frac{2I_A^{max}}{h_{3A}}} - \sqrt{\frac{2I_A^{max}}{h_{4A}}} \end{aligned}$$

Αντικαθιστώντας την παραπάνω τιμή στην σχέση για το ρεύμα I_A Που βρήκαμε νωρίτερα, παίρνουμε:

$$\begin{aligned} I_A^{max} &= \beta_1 I_0 \left(1 + \frac{v_{in,max}^d}{V_Q} \right)^2 \\ \implies & \dots \\ \implies & \boxed{I_A^{max} = \beta_1 I_0 \left(\frac{V_{DD} - V_{TH,n} - V_{TH,p}}{V_Q + V_{eff,3A}^Q + V_{eff,4A}^Q} \right)^2} \end{aligned}$$

Αντικαθιστώντας το I_A^{max} στις σχέσεις που υπολογίσαμε νωρίτερα, βρίσκουμε τα όρια των τάσεων που αναζητούσαμε.

Βιβλιογραφία

- [1] R. Pallas-Areny and J. G. Webster, *Sensors and Signal Conditioning*, 2nd ed. USA: John Wiley & Sons, 2001.
- [2] T. C. Carusone, D. A. Johns and K. W. Martin, *Analog Integrated Circuit Design*, 2nd ed. USA: John Wiley & Sons, 2012.
- [3] P. Ripka and A. Tipek, *Modern Sensors Handbook*, 1st ed. ISTE, 2007.
- [4] S. Tumanski, *Handbook of Magnetic Measurements*, 1st ed. CRC Press, 2011.
- [5] Honeywell Sensor Products, *1 and 2 Axis Magnetic Sensors HMC1001/2 and HMC1021/2.*, 1st ed. Solid State Electronics center.
- [6] N. Nise, *Control Systems Engineering*, 6th ed. USA: John Wiley & Sons, 2011.
- [7] N. Hadjigeorgiou and P. Sotiriadis, "Parasitic Capacitances, Inductive Coupling, and High-Frequency Behaviour of AMR Sensors, " *IEEE Sensors Journal*, vol. 20, no. 5, pp. 2339-2347, March 2020.
- [8] W. Sansen, *Analog Design Essentials*, 1st ed. Netherlands: Springer, 2006.
- [9] P. R. Gray, P. J. Hurst, S. H. Lewis and R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*, 5th ed USA: John Wiley & Sons, 2009.
- [10] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd ed. New York, NY, USA: McGraw-Hill Education, 2017.
- [11] K. Hsieh, P. Gray, D. Senderowicz and D. Messerschmitt, "A Low-Noise Chopper-Stabilized Differential Switched-Capacitor Filtering Technique, " *IEEE Journal of Solid-State Circuits*, vol. SC-16, no. 6, pp. 708-715, December 1981.

- [12] C. Enz, E. Vittoz and F. Krummenacher, "A CMOS Chopper Amplifier ,
"IEEE Journal of Solid-State Circuits, vol. SC-22, no. 3, pp. 335-342, June
1987.
- [13] J. F. Witte, K. A. A. Makinwa and J. H. Huijsing, *Dynamic Offset
Compensated CMOS Amplifiers*, 1st ed Springer, 2009.
- [14] Q. Fan, K. A. A. Makinwa, and J. H. Huijsing, *Capacitively-Coupled Chopper
Amplifiers*, 1st ed Springer, 2017.
- [15] J. H. Huijsing, *Operational Amplifiers, Theory and Design*, 3rd ed Springer,
2017.
- [16] Z. Yan, P. Mak, M. Law, R. Martins and F. Maloberti, "Nested-Current-
Mirror Rail-to-Rail-Output Single-Stage Amplifier With Enhancements of
DC Gain, GBW and Slew Rate, "IEEE Journal of Solid-State Circuits, vol.
50, no. 10, pp. 2353-2366, October 2015.
- [17] A. Arnaud, R. Fiorelli, and C. Galup-Montoro, "Nanowatt, Sub-nS OTAs,
With Sub-10mV Input Offset, Using Series-Parallel Current Mirrors, "IEEE
Journal of Solid-State Circuits, vol. 41, no. 9, pp. 2009-2018, September 2006.
- [18] R. Dehghani, *Design of CMOS Operational Amplifiers*, 1st ed Artech
House, 2013.