Αποδοτική σχεδίαση τροποποιημένων SRT αλγορίθμων και προσομοίωση κατόπιν σύνθεσής τους

Μπάκας, Κωνσταντίνος; Bakas, Konstantinos

dc.contributor.author	Μπάκας, Κωνσταντίνος	el
dc.contributor.author	Bakas, Konstantinos	en
dc.date.accessioned	2016-06-21T13:37:33Z
dc.date.available	2016-06-21T13:37:33Z
dc.date.issued	2016-06-21
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/42786
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.12410
dc.rights	Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα	*
dc.subject	Διαίρεση SRT	el
dc.subject	Αριθμοί κινητής-υποδιαστολής	el
dc.subject	Κωδικοποίηση προσημασμένου ψηφίου με περίσσεια	el
dc.subject	Συνδυαστικός πίνακας	el
dc.subject	Γλώσσα περιγραφής υλικού Verilog	el
dc.subject	Ολοκληρωμένα κυκλώματα για συγκεκριμένες εφαρμογές	el
dc.subject	CMOS 65nm	el
dc.subject	SRT division	en
dc.subject	Non-restoring	en
dc.subject	Floating-point numbers	en
dc.subject	Redundant signed digit encoding	en
dc.subject	Combinational array	en
dc.subject	Verilog hardware description language	en
dc.subject	Application-specific integrated circuit - ASIC	en
dc.subject	CMOS 65nm	en
dc.title	Αποδοτική σχεδίαση τροποποιημένων SRT αλγορίθμων και προσομοίωση κατόπιν σύνθεσής τους	el
heal.type	bachelorThesis
heal.secondaryTitle	Development of efficient modified SRT algorithms and post-synthesis simulation	en
heal.classification	Ψηφιακή λογική και ψηφιακά συστήματα	el
heal.classification	Θέματα υπολογιστών απτόμενα αριθμητικών αλγορίθμων	el
heal.classification	Integrated circuits--very large scale integration	en
heal.classification	Digital logic and digital systems	en
heal.classification	Computer arithmetic and logic units	en
heal.classificationURI	http://data.seab.gr/concepts/998d4ef3e7a6039ddbf0f888a2fd1c5243f7318b
heal.classificationURI	http://data.seab.gr/concepts/2b5a4cd76a68c3173a55bfccd0270c372a87ca60
heal.classificationURI	http://id.loc.gov/authorities/subjects/sh85067125
heal.classificationURI	http://data.seab.gr/concepts/998d4ef3e7a6039ddbf0f888a2fd1c5243f7318b
heal.classificationURI	http://id.loc.gov/authorities/subjects/sh85029481
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2016-03-30
heal.abstract	Η παρούσα διπλωματική εργασία, αφορά την διερεύνηση και υλοποίηση αποδοτικών αλγορίθμων διαίρεσης. Αρχικά, αναπτύσσεται η θεωρία της διαίρεσης, και των αλγορίθμων υλοποίησής της σε ψηφιακά συστήματα. Ακολουθεί η περιγραφή δύο σχεδίων, που χρησιμοποιούν διαφοροποιήσεις του αλγόριθμου SRT με βάση το 2, και επιλέχθηκαν από τη βιβλιογραφία ως αναφορές, ενώ αναπτύσσεται μία επιπλέον διαφοροποίηση του SRT, για τις ανάγκες της εργασίας. Η πρώτη εργασία, εστιάζει στην άμεση εκκίνηση της πράξης σε κάθε επαναληπτικό βήμα, και τον παράλληλο υπολογισμό του ψηφίου πηλίκου και του σήματος επιλογής για τους πολυπλέκτες. Το κρίσιμο μονοπάτι της δεύτερης εργασίας, περιλαμβάνει μία σχετικά δύσκολη απόφαση του ψηφίου πηλίκου, μία εν συνεχεία γρήγορη παραγωγή του ακριβούς πολλαπλάσιου του διαιρέτη, και τέλος την εκτέλεση της πράξης. Συνεπώς, δεν χρησιμοποιεί πολυπλέκτες. Το σχέδιο που αναπτύχθηκε, υπολογίζει τα πρώτα δύο bits της RSD αναπαράστασης σε συμπλήρωμα ως προς δύο. Ακόμα, χρησιμοποιεί ταυτόχρονα τους κανόνες επιλογής του SRT και του non-Restoring, απλοποιώντας περαιτέρω την απόφαση του ψηφίου πηλίκου. Κατά συνέπεια, απλοποιείται σημαντικά και ο ακριβής υπολογισμός του πολλαπλάσιου του διαιρέτη, και αποφεύγεται έτσι η χρήση σειράς από πολυπλέκτες. Λόγω της υβριδικής αναπαράστασης, ο αλγόριθμος δεν κινδυνεύει από υπερχείλιση αναπαράστασης, αλλά απαιτείται η διάδοση κρατουμένου κατά μήκος 2 bits. Τέλος, τα τρία σχέδια αναλύθηκαν θεωρητικά, και στη συνέχεια υλοποίηθηκαν στη γλώσσα Verilog με μεταβλητό μήκος ορισμάτων. Ακολούθησε η σύνθεση και προσομοίωσή τους σε ASIC, σε τεχνολογία 65nm της TSMC, και η σύγκριση των μετρήσεων με σκοπό την εύρεση της αποδοτικότερης υλοποίησης.	el
heal.abstract	This diploma project, presents the investigation and implementation of efficient division algorithms. First, the paper states the theory of division and argorithms, which are implemented to digital systems. Subsequently, two designs that use modifications of radix two SRT drawn from bibliography are described. Particularly in this paper, an additional modification of SRT has been developed. The first design focuses on the immediate start of the add or subtract operation on every cycle, and the concurrent calculation of the quotient selection as well as the generation of the selection signal for the multiplexers. The critical path of the second design contains a complex quotient selection, a quick but accurate generation of the divisor multiple, and finally the execution of the add/subtract operation. Consequently, multiplexers are not used. The design that has been developed, expresses the two first bits of the RSD representation in two's complement. Additionally, it combines the selection of rules of SRT and non-restoring, simplifying the quotient selection. This results in important simplification of accurate divisor multiple generation, and the use of multiplexers is avoided. Representation Overflow is avoided due to the use of hybrid representation, but two digits carry propagation is required. Finally the three designs were analyzed in theoretical basis, and furthermore, they have been implemented in Verilog HDL with variable operands length. The three designs were synthesized and simulated in an 65nm TSMC ASIC process, and compared in order to determine the efficiency of each implementation.	en
heal.advisorName	Πεκμεστζή, Κιαμάλ	el
heal.committeeMemberName	Πεκμεστζή, Κιαμάλ	el
heal.committeeMemberName	Σούντρης, Δημήτριος	el
heal.committeeMemberName	Οικονομάκος, Γιώργος	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	105 σ.
heal.fullTextAvailability	true