Υλοποίηση κυκλώματος ισοστάθμισης Feed-Forward σε τεχνολογία FPGA για υψηλής απόδοσης οπτικές διασυνδέσεις

Κόντζιλας, Παναγιώτης; Kontzilas, Panagiotis

dc.contributor.author	Κόντζιλας, Παναγιώτης	el
dc.contributor.author	Kontzilas, Panagiotis	en
dc.date.accessioned	2016-09-19T09:47:01Z
dc.date.available	2016-09-19T09:47:01Z
dc.date.issued	2016-09-19
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/43575
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.13010
dc.rights	Default License
dc.subject	Ισοστάθμιση	el
dc.subject	Αποδοτικότητα	el
dc.subject	Οπτική διασύνδεση	el
dc.subject	FPGA	en
dc.subject	VHDL	en
dc.subject	Equalization	en
dc.subject	Efficiency	en
dc.subject	Optical interconnect	en
dc.title	Υλοποίηση κυκλώματος ισοστάθμισης Feed-Forward σε τεχνολογία FPGA για υψηλής απόδοσης οπτικές διασυνδέσεις	el
heal.type	bachelorThesis
heal.classification	Ψηφιακά συστήματα	el
heal.classification	Οπτική τεχνολογία	el
heal.language	el
heal.language	en
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2016-07-14
heal.abstract	Στις περισσότερες σημερινές δικτυακές υποδομές ποικίλοι τύποι περιορισμών του εύρους ζώνης μπορεί να υπάρχουν κυρίως λόγω των υλικών κατασκευής, των οπτοηλεκτρονικών στοιχείων και της απρόβλεπτης απόκρισης του οπτικού κυματοδηγού (που προκαλεί διασπορά τρόπων διάδοσης). Η υποβάθμιση στην οποία υποβάλλονται τα τηλεπικοινωνιακά σήματα κατά τη διάδοση τους εντός του δικτύου λόγω του συνεχώς περιοριζόμενου εύρους ζώνης φέρνουν στο προσκήνιο την ανάγκη εισαγωγής μεθόδων ισoστάθμισης για την αντιμετώπιση του φαινομένου, δηλαδή όλων των μεθόδων για την αντιστροφή/ακύρωση της παραμόρφωσης που προκαλείται από το κανάλι μετάδοσης. Παράλληλα, στο τμήμα της διαδρομής του σήματος που εφαρμόζεται κάποια τεχνική ισοστάθμισης, επιβάλλεται η διάδοση του σήματος να παραμένει όσο το δυνατόν πιο ανεμπόδιστη. Για το λόγο αυτό, προτιμάται η ισοστάθμιση να υλοποιείται σε σύστημα επεξεργασίας με δυνατότητες μεγάλου ρυθμού διακίνησης δεδομένων και υψηλής ταχύτητας επεξεργασίας, όπως σε κάποιο ολοκληρωμένο κύκλωμα FPGA. Σκοπός της παρούσας διπλωματικής εργασίας είναι η κατασκευή κυκλώματος ισοστάθμισης με δυνατότητα υψηλoύ ρυθμού διακίνησης δεδομένων σε πλατφόρμα FPGA για αξιοποίηση σε οπτικές διασυνδέσεις σε κέντρα δεδομένων, χρησιμοποιώντας τη μέθοδο ισοστάθμισης feed forward equalization (FFE). Πιο συγκεκριμένα, παρουσιάζουμε ένα ευέλικτο FFE σύστημα με πολλαπλές επαναδιαμορφώσιμες αρχιτεκτονικές και περιγράφουμε τεχνικές παραλληλίας για να επιταχύνουμε το κύκλωμα FFE. Στη συνέχεια περιγράφoυμε συνοπτικά το οπτικό σύστημα πραγματικού χρόνου μέσα στο οποίο ενσωματώνεται το κύκλωμα FFE ισοστάθμισης, διεξάγουμε μελέτη ακρίβειας για τα διάφορα σενάρια ισοστάθμισης, καθώς επίσης και εξερεύνηση του χώρου σχεδίασης, ώστε να καταλήξουμε στη βέλτιστη δυνατή παραμετροποίηση του κυκλώματος FFE. Η τελική μας υλοποίηση στο Xilinx XC7VH580T FPGA μπορεί να υποστηρίξει οπτική διασύνδεση με ρυθμό διακίνησης δεδομένων μέχρι και 58 Gbps (29 GSa/s για διαμόρφωση PAM-4) και ρυθμό εμφάνισης σφαλμάτων ίσο με 5.64 × 10e5.	el
heal.abstract	In most modern networking infrastructures, various types of bandwidth restrictions may occur mainly because of misconstructions in construction materials and optoelectronic components and the optical waveguide’s unpredictable response (causing modal dispersion). Degradation occurring to the telecommunications signals because of the constantly limited bandwidth while travelling through the network, therefore, brings to the fore the need to import equalization methods to confront this phenomenon, i.e. methods to reverse/cancel distortion caused by the transmission channel. At the same time, in the sections of the path where some equalization technique is applied, signal transmission has to remain as unobstructed as possible. For this reason, it is preferred to implement the equalization in a processing system with large throughput rate and high-speed processing capabilities, such as in a FPGA integrated circuit. The purpose of this thesis is the design and implementation of a high throughput rate equalizer in FPGA platform for use in optical interconnections in data centers, using the feed forward equalization method (FFE). We propose a flexible FFE system with multiple reconfigurable architectures and describe parallelism techniques to accelerate the FFE circuit. Then we describe briefly the optical real-time system in which the FFE equalizer circuit incorporated, we conduct an accuracy study for different equalization scenarios, as well as design space exploration in order to end up to the optimum configuration of the FFE circuit. Our final implementation on a single Xilinx XC7VH580T FPGA device can support a single optical link of up to 58 Gbps (29 GSa/s for PAM-4 modulation) and 5.64 × 10e5 Bit-Error-Rate.	en
heal.advisorName	Σούντρης, Δημήτριος	el
heal.advisorName	Αβραμόπουλος, Ηρακλής	el
heal.committeeMemberName	Σούντρης, Δημήτριος	el
heal.committeeMemberName	Αβραμόπουλος, Ηρακλής	el
heal.committeeMemberName	Πεκμεστζή, Κιαμάλ	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	89 σ.
heal.fullTextAvailability	true