Υλοποίηση υπολογιστικού πυρήνα πολλαπλασιασμού αραιού πίνακα με διάνυσμα σε FPGA

Μπάκος, Παναγιώτης; Bakos, Panagiotis

dc.contributor.author	Μπάκος, Παναγιώτης	el
dc.contributor.author	Bakos, Panagiotis	en
dc.date.accessioned	2019-12-09T11:14:54Z
dc.date.available	2019-12-09T11:14:54Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/49562
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.17260
dc.rights	Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/gr/	*
dc.subject	Πολλαπλασιασμός αραιού πίνακα με διάνυσμα	el
dc.subject	Συστοιχία επιτόπια προγραμματιζόμενων πυλών	el
dc.subject	Υπολογιστική υψηλών επιδόσεων	el
dc.subject	SpMV	en
dc.subject	FPGA	en
dc.subject	HPC	en
dc.title	Υλοποίηση υπολογιστικού πυρήνα πολλαπλασιασμού αραιού πίνακα με διάνυσμα σε FPGA	el
heal.type	bachelorThesis
heal.classification	Παράλληλος προγραμματισμός σε FPGA	el
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2019-09-25
heal.abstract	Ο πολλαπλασιασμός αραιού πίνακα με διάνυσμα (SpMV) αποτελεί βασικό κομμάτι πολλών εφαρμογών του High Performance Computing. Η αλγοριθμική του φύση όμως περιορίζει τη μέγιστη δυνατή επίδοση που μπορεί να επιτευχθεί από επεξεργαστές γενικού σκοπού (CPU). Τα τελευταία χρόνια έχει αναπτυχθεί η τάση του συνδυασμού CPUs με προγραμματιζόμενους επιταχυντές ειδικού σκοπού, για υπολογιστικές εφαρμογές υψηλής έντασης. Πλέον, στόχος δεν είναι μόνο η βελτίωση της επίδοσης, αλλά και η ενεργειακή αποδοτικότητα των συστημάτων αυτών. Οι επαναδιαμορφούμενες αρχιτεκτονικές (FPGA) προβάλλουν ως μια ισχυρή εναλλακτική επιλογή για συστήματα υψηλής απόδοσης και χαμηλής κατανάλωσης. Το κύριο μειονέκτημα των FPGA είναι ότι απαιτείται περισσότερη προσπάθεια για τη σχεδίαση μιας εφαρμογής που προορίζεται για αυτά, συγκρινόμενο με CPU ή GPU. Παρ' όλα αυτά, με την ανάπτυξη εργαλείων σύνθεσης υψηλού επιπέδου (High Level Synthesis - HLS) και τον προγραμματισμό τους σε γλώσσες υψηλού επιπέδου (C++), τα FPGA έχουν γίνει πιο προσιτά προς την HPC κοινότητα. Αντικείμενο της διπλωματικής εργασίας είναι η υλοποίηση και βελτιστοποίηση του αλγορίθμου SpMV σε FPGA, κάνοντας χρήση εργαλείων HLS. Επιπλέον, μελετάται η απόδοση της υλοποίησης μας, με όρους επίδοσης και ενεργειακής αποδοτικότητας, συγκρινόμενη με σύγχρονες CPU και GPU.	el
heal.advisorName	Γκούμας, Γεώργιος
heal.committeeMemberName	Γκούμας, Γεώργιος
heal.committeeMemberName	Κοζύρης, Νεκτάριος
heal.committeeMemberName	Πνευματικάτος, Διονύσιος
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών. Εργαστήριο Υπολογιστικών Συστημάτων	el
heal.academicPublisherID	ntua
heal.numberOfPages	75 σ.
heal.fullTextAvailability	false