A 5.9 GS/s 8-bit time-interleaved SAR ADC on TSMC N28 CMOS

Λιακώνης, Βασίλειος; Liakonis, Vasileios

dc.contributor.author	Λιακώνης, Βασίλειος	el
dc.contributor.author	Liakonis, Vasileios	en
dc.date.accessioned	2020-04-13T13:18:27Z
dc.date.available	2020-04-13T13:18:27Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/50131
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.17829
dc.rights	Default License
dc.subject	Μετατροπείς δεδομένων	el
dc.subject	Δειγματοληψία	el
dc.subject	Συγκριτής	el
dc.subject	Αναλογικό-σε-ψηφιακό μετατροπέας	el
dc.subject	Ψηφιακά κυκλώματα	el
dc.subject	Analog-to-digital converter	en
dc.subject	SAR ADC	en
dc.subject	Capacitive DAC	en
dc.subject	Latch comparator	en
dc.subject	Mixed signal design	en
dc.title	A 5.9 GS/s 8-bit time-interleaved SAR ADC on TSMC N28 CMOS	en
heal.type	bachelorThesis
heal.classification	Ηλεκτρονική	el
heal.language	el
heal.language	en
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2019-05-23
heal.abstract	Στην παρούσα διπλωματίκη ασχολειθήκαμε εκτενώς με την σχεδίαση ενός SAR ADC.Παρουσιάζονται αναλυτικά τα δομικά στοιχεία ενός τέτοιου κυκλώματος καθώς και η λειτουργία τους. Επιπλέον παρουσιάστικαν οι βασικές αρχες δειγματοληψίας και επεξεργασίας σήματος καθώς και βασικές αρχιτεκτονικές των μετατροπέων αναλογικού σε ψηφιακό σήμα, όπου επισημάνθηκαν τα πλεονεκτήματα και μειωνεκτήματα της κάθε μίας.	el
heal.advisorName	Παπανάνος, Ιωάννης	el
heal.committeeMemberName	Παπανάνος, Ιωάννης	el
heal.committeeMemberName	Στασινόπουλος, Γεώργιος	el
heal.committeeMemberName	Συκάς, Ευστάθιος	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής. Εργαστήριο Ηλεκτρονικής	el
heal.academicPublisherID	ntua
heal.numberOfPages	97 σ.
heal.fullTextAvailability	true