Υλοποίηση RISC-V πυρήνα σε FPGA με εφαρμογή τεχνικών
προσεγγιστικού υπολογισμού και χαμηλής κατανάλωσης

Περδικούρης, Ορφέας; Perdikouris, Orfeas

dc.contributor.author	Περδικούρης, Ορφέας	el
dc.contributor.author	Perdikouris, Orfeas	en
dc.date.accessioned	2022-03-13T11:59:37Z
dc.date.available	2022-03-13T11:59:37Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/54955
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.22653
dc.rights	Default License
dc.subject	RISC-V	en
dc.subject	Approximate computing	en
dc.subject	Low power	en
dc.subject	fpga	en
dc.subject	Soft core	en
dc.subject	VHDL	en
dc.title	Υλοποίηση RISC-V πυρήνα σε FPGA με εφαρμογή τεχνικών προσεγγιστικού υπολογισμού και χαμηλής κατανάλωσης	el
heal.type	bachelorThesis
heal.classification	Μικροεπεξεργαστές	el
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2021-11-01
heal.abstract	Τα FPGA (Field-Programmable Gate Arrays) είναι κυκλώματα ημιαγωγών που περιέχουν προγραμματιζόμενη λογική (logic blocks) και προγραμματιζόμενες διασυνδέσεις. Τα λογικά τμήματα μπορούν να εκτελέσουν λειτουργίες βασικών πυλών ή πιο περίπλοκες συναρτήσεις. Χρησιμοποιούνται ολοένα και περισσότερο σε εφαρμογές αναγνώρισης, εξόρυξης και αναζήτησης με σκοπό την πιο γρήγορη και ενεργειακά αποδοτική εκτέλεση τους. Τα κυκλώματα που υλοποιούνται ποικίλουν από απλά αριθμητικά (π.χ. πολλαπλασιαστες, αθροιστες) και χρησιμοποιούνται ως επιταχυντές υλικού (hardware accelerators) εως πιο πολύπλοκα όπως ολόκληρους πυρήνες (soft cores). Οι τελευταίοι παρόλο που λειτουργούν σε αρκετά χαμηλότερη ταχύτητα από τους hard core πυρήνες, παρέχουν μεγαλύτερη ευελιξία τροποποίησης ώστε να εξατομικεύονται στην εκάστοτε εφαρμογή. Στην παρούσα διπλωματική θα χρησιμοποιηθεί ένας open source, soft core πυρήνας RISC-V υλοποιημένος σε γλώσσα περιγραφής υλικού VHDL.. Στόχος της εργασίας αποτελεί αρχικά η μελέτη και διόρθωση του ήδη υπάρχοντος κώδικα του επεξεργαστή και η δημιουργία ενός επιπλέον design το οποίο θα μπορεί να αρχικοποιεί τον επεξεργαστή πριν την εκτέλεση του εκάστοτε benchmark αλλά και να λαμβάνει τα αποτελέσματα της εκτέλεσης αυτής.Επιπλέον ακολουθεί η επέκταση του συνόλου εντολών με την προσθήκη ορισμένων νέων approximate εντολών(αριθμητικών και μνήμης) με σκοπό την μείωση της δυναμικής ισχύς (dynamic power) του επεξεργαστή.Για την υποστήριξη αυτών των εντολών δοκιμάστηκαν approximate αριμθητικά κυκλώματα από open source approximate βιβλιοθήκες πραγματοποιώντας ένα design space exploration αλλά και βελτιστοποιημένα κυκλώματα τελεστών(π.χ. Xilinx multiplier) σε συνδυασμό με τη μέθοδο αποκοπής bit (bit truncation).Τέλος για παιρετέρω βελτίωση της κατανάλωσης υλοποιήθηκε μηχανισμός αποκοπής bit από τη μνήμη (approximate load). Συνοψίζοντας κεντρικός σκοπός της εργασίας αποτελεί η μελέτη κατανάλωσης ισχύος σε επίπεδο πυρήνα όταν χρησιμοποιούνται approximate components καθώς στην βιβλιογραφία κατά κύριο λόγο αναλύονται μεμονωμένα και όχι ενσωματωμένα σε ένα μεγαλύτερο design.	el
heal.advisorName	Σούντρης, Δημήτριος	el
heal.committeeMemberName	Πνευματικάτος, Διονύσιος	el
heal.committeeMemberName	Τσανάκας, Παναγιώτης	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	107 σ.	el
heal.fullTextAvailability	false