Σχεδιασμός και βελτιστοποίηση επιταχυντή βασισμένου σε FPGA για τον αλγόριθμο πολλαπλασιασμού αραιού πίνακα με διάνυσμα

Τάσου, Ιωάννα; Tasou, Ioanna

dc.contributor.author	Τάσου, Ιωάννα	el
dc.contributor.author	Tasou, Ioanna	en
dc.date.accessioned	2023-05-22T10:04:46Z
dc.date.available	2023-05-22T10:04:46Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/57741
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.25438
dc.rights	Default License
dc.subject	Εργαλεία Σύνθεσης Υψηλού Επιπέδου	el
dc.subject	Πολλαπλασιασμός Αραιού Πίνακα με Διάνυσμα	el
dc.subject	Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών	el
dc.subject	Υπολογιστική Υψηλών Επιδόσεων	el
dc.subject	ZCU102	en
dc.subject	Alveo U280	en
dc.subject	HLS	en
dc.subject	HPC	en
dc.subject	SpMV	en
dc.subject	FPGA	en
dc.title	Σχεδιασμός και βελτιστοποίηση επιταχυντή βασισμένου σε FPGA για τον αλγόριθμο πολλαπλασιασμού αραιού πίνακα με διάνυσμα	el
heal.type	bachelorThesis
heal.classification	Παράλληλος Προγραμματισμός	el
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2023-04-10
heal.abstract	Ο Πολλαπλασιασμός Αραιού Πίνακα με Διάνυσμα (SpMV) αποτελεί έναν ευρέως χρησιμοποιούμενο υπολογιστικό πυρήνα σε πολλές επιστημονικές εφαρμογές. Με την αύξηση του μεγέθους και της πολυπλοκότητας των δεδομένων, ο SpMV αποτελεί πλέον ένα υπολογιστικά βαρύ πρόβλημα. Τα Field Programmable Gate Arrays (FPGAs) έχουν κερδίσει αρκετό έδαφος ως μία εναλλακτική των κλασσικών CPUs και GPUs εξαιτίας της υψηλής παραλληλοποίησης των υπολογισμών, της δυνατότητας επαναπρογραμματισμού τους και της ενεργειακής τους αποδοτικότητας. Στόχος της διπλωματικής εργασίας είναι η μελέτη της υλοποίησης του Πολλαπλασιασμού Αραιού Πίνακα με Διάνυσμα σε FPGA, η αξιολόγηση της επίδοσης της και της ενεργειακής της αποδοτικότητας συγκριτικά με υλοποιήσεις σε CPU και GPU, και η σύγκριση με την Vitis Sparse Library για τον SpMV στο Xilinx Alveo U280 FPGA. Στα πλαίσια της εργασίας θα εξετάσουμε διαφορετικές σχεδιαστικές επιλογές για την υλοποίηση του SpMV, με χρήση της παράλληλης επεξεργασίας και την βελτιστοποίηση της κατανομής της μνήμης. Παράλληλα, θα εξετάσουμε τα πλεονεκτήματα και τα μειονεκτήματα της υλοποίησης του SpMV σε FPGA όσον αφορά την αξιοποίηση των πόρων, την επίδοση, την κλιμακωσιμότητα και την ενεργειακή κατανάλωση.	el
heal.abstract	Sparse matrix-vector multiplication (SpMV) is a fundamental operation in many scientific and engineering applications. As the size of matrices and vectors used in these applications increases, SpMV becomes a computationally intensive task. Field Programmable Gate Arrays (FPGAs) have gained popularity as an alternative to traditional CPUs and GPUs due to their high parallelism, reconfigurability, and energy efficiency. This diploma thesis aims to explore the implementation of SpMV on an FPGA and evaluate its performance compared to CPU- and GPU-based implementations, as well as a different FPGA-based implementation. This thesis will investigate different design choices for implementing SpMV on an FPGA, including the use of parallel processing and memory optimization techniques. Additionally, this thesis will explore the challenges and tradeoffs involved in designing SpMV on an FPGA, such as resource utilization, performance, scalability and power consumption.	en
heal.advisorName	Γκούμας, Γέωργιος	el
heal.committeeMemberName	Κοζύρης, Νεκτάριος	el
heal.committeeMemberName	Πνευματικάτος, Διονύσιος	el
heal.committeeMemberName	Γκούμας, Γεώργιος	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	82 σ.	el
heal.fullTextAvailability	false