Σχεδίαση αναλογικού ολοκληρωμένου συστήματος ασαφούς συμπερασμού για διεπιστημονικές εφαρμογές

Γεωργακίλας, Ευάγγελος; Georgakilas, Evangelos

dc.contributor.author	Γεωργακίλας, Ευάγγελος	el
dc.contributor.author	Georgakilas, Evangelos	en
dc.date.accessioned	2024-01-29T11:12:17Z
dc.date.available	2024-01-29T11:12:17Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/58718
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.26414
dc.rights	Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/gr/	*
dc.subject	Σύστημα Ασαφούς Συμπερασμού	el
dc.subject	Fuzzy Inference System	en
dc.subject	Αναλογικές Αρχιτεκτονικές	el
dc.subject	Περιοχή Υποκατωφλίου	el
dc.subject	Ασαφής Ταξινομητής	el
dc.subject	Ταξινόμηση πάνω σε τσιπ	el
dc.subject	Analog Architectures	en
dc.subject	Subthreshold Region	en
dc.subject	Fuzzy Classifier	en
dc.subject	On-chip classification	en
dc.title	Σχεδίαση αναλογικού ολοκληρωμένου συστήματος ασαφούς συμπερασμού για διεπιστημονικές εφαρμογές	el
heal.type	bachelorThesis
heal.classification	Analog Computing	en
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2023-10-02
heal.abstract	Στόχος της παρούσας διπλωματικής είναι η σχεδίαση μίας αρχιτεκτονικής αναλογικών ολοκληρωμένων κυκλωμάτων χαμηλής κατανάλωσης ισχύος για την υλοποίηση ενός τύπου-2 Συστήματος Ασαφούς Συμπερασμού γενικού σκοπού. Προτεραιότητα της σχεδίασης αποτελεί η υψηλή ακρίβεια της υλοποίησης και η χαμηλή κατανάλωση ισχύος, που επιτυγχάνεται με τη χρήση ρευμάτων πόλωσης της τάξης των nA, τάσης τροφοδοσίας 0.6 V και τρανζίστορ στην περιοχή λειτουργίας του υποκατωφλίου (sub-threshold). Η αρχιτεκτονική του συστήματος και τα βασικά δομικά της κυκλωματικά μέρη αναλύονται, ενώ καινοτόμες κυκλωματικές αρχιτεκτονικές προτείνονται για την ενίσχυση της ποιότητας της απόκρισης και τη μείωση της κατανάλωσης ισχύος καθενός από αυτά. Η προτεινόμενη αρχιτεκτονική υλοποιεί αποκλειστικά αναλογικά τη λειτουργία ενός type-2 Fuzzy Inference System και αποτελείται από τροποποιημένα Bump κυκλώματα για την κατασκευή γκαουσιανών συναρτήσεων συμμετοχής (ασαφών συνόλων), current-mode MIN/MAX τελεστές για την υλοποίηση της ασαφούς συλλογιστικής και ΟΤΑs σε συνδεσμολογία voltage follower-aggregation για το μπλοκ αποασαφοποίησης κέντρου μάζας. Η αρχιτεκτονική είναι εύκολα ρυθμιζόμενη σε επίπεδο σχεδιασμού, όσον αφορά τις διάφορες υπερπαραμέτρους του συστήματος, με αποτέλεσμα ένα ασαφές σύστημα γενικού σκοπού που μπορεί να τροποποιηθεί ώστε να ταιριάζει σε μεγάλη ποικιλία εφαρμογών υλικού ασαφούς συλλογιστικής. Τέλος, το σύστημα είναι πλήρως προγραμματιζόμενο και ηλεκτρονικά ρυθμιζόμενο ακόμη και μετά την κατασκευή του. Ο τρόπος εκπαίδευσης, λειτουργίας και προσαρμογής της προτεινόμενης αρχιτεκτονικής περιγραφέται αναλυτικά. Η αποτελεσματικότητα και η ακρίβεια της προτεινόμενης αρχιτεκτονικής επιβεβαιώνεται σε εφαρμογές ασαφούς ταξινόμησης σε πραγματικά δεδομένα. ΄Εξι συνολικά αναλογικοί ασαφείς ταξινομητές σχεδιάστηκαν σε τεχνολογία CMOS TSMC 90nm με χρήση του προγράμματος σχεδίασης Cadence IC Suite για τον ηλεκτρoνικό και φυσικό σχεδιασμό βάσει της προτεινόμενης αρχιτεκτονικής για τρεις εφαρμογές ταξινόμησης. Κάθε αναλογικός ταξινομητής αξιολογείται στο αντίστοιχο σύνολο δεδομένων τόσο ως προς την ακρίβεια της ταξινόμησης συγκριτικά με τον ισοδύναμο ασαφή ταξινομητή σε επίπεδο λογισμικού, όσο και ως προς την ευαισθησία του αναλογικού συστήματος.	el
heal.abstract	The purpose of this thesis is the design of a low power analog integrated circuit architecture for the implementation of a general purpose type-2 Fuzzy Inference System. The main objectives of the design are high implementation accuracy and low power consumption, achieved by using bias currents on the scale of nA, a supply voltage of 0.6 V and transistors operating in the sub-threshold region. The system architecture and its key structural components are analyzed, and innovative circuit architectures are proposed to enhance the response quality and reduce the power consumption of each of them. We propose a pure analog integrated type-2 Fuzzy Inference System architecture which consists of modified Bump circuits for constructing Gaussian membership functions, current-mode MIN/MAX operators for implementing the fuzzy reasoning, and OTAs in a voltage follower-aggregation technique for the center-of-gravity defuzzification block. The architecture is easily tunable at the design level with respect to the various system hyperparameters, resulting in a general-purpose fuzzy system that can be modified to suit a wide variety of fuzzy reasoning hardware applications. Finally, the system is fully electronically tunable and programmable even post-fabrication. The training procedure, operational principles and tunability of the proposed architecture are described in detail. The efficiency and accuracy of the proposed architecture are verified in fuzzy classification applications using real-life datasets. A total of six analog fuzzy classifiers were implemented in a CMOS TSMC 90nm process using the Cadence IC Suite for the electrical and physical design utilizing the proposed architecture for three classification applications. Each analog classifier is evaluated on the corresponding dataset both in terms of classification accuracy compared to the equivalent software fuzzy classifier, and in terms of the sensitivity of the analog system.	en
heal.advisorName	Σωτηριάδης, Παύλος Πέτρος	el
heal.committeeMemberName	Κοζύρης, Νεκτάριος	el
heal.committeeMemberName	Χριστοφόρου, Ευάγγελος	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής	el
heal.academicPublisherID	ntua
heal.numberOfPages	136 σ.	el
heal.fullTextAvailability	false