Implementation and evaluation of direct segments in the rocket chip generator

Ξυδάς, Ανδρέας; Xydas, Andreas

dc.contributor.author	Ξυδάς, Ανδρέας	el
dc.contributor.author	Xydas, Andreas	en
dc.date.accessioned	2024-05-22T08:26:35Z
dc.date.available	2024-05-22T08:26:35Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/59442
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.27138
dc.rights	Default License
dc.subject	Σχεδίαση υλικού	el
dc.subject	Μονάδα διαχείρισης μνήμης	el
dc.subject	RISC-V	en
dc.subject	Rocket chip generator	en
dc.subject	FPGA	en
dc.subject	TLB	en
dc.subject	Direct segments	en
dc.title	Implementation and evaluation of direct segments in the rocket chip generator	en
heal.type	bachelorThesis
heal.classification	Computer Engineering	en
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2023-11-11
heal.abstract	Ο RISC-V ISA αποτελεί μία ανοιχτή Αρχιτεκτονική Συνόλου Εντολών που αναπτύχθηκε στο Πανεπιστήμιο της Καλιφόρνια, Μπέρκλεϋ, βασισμένη στην αρχιτεκτονική RISC λίγων, απλών και γενικών εντολών, σχεδιασμένων να βελτιώσουν την αποδοτικότητα και να μειώσουν την κατανάλωση ισχύς. Μία από τις κύριες υλοποιήσεις του είναι το Rocket Chip Generator, το οποίο είναι ένα ανοιχτού κώδικα System-On-Chip που χρησιμοποιεί τη γλώσσα κατασκευής υλικού Chisel, που προσφέρει υψηλό βαθμό δομικότητας και επαναχρησιμοποίησης. Αποτελεί μία βιβλιοθήκη παραμετροποιήσιμων μερών επεξεργαστών και επιτρέπει την ταχεία ανάπτυξη και προσαρμογή μικρών ενσωματωμένων επεξεργαστών, μέχρι και πολύπλοκων πολυπύρηνων συστημάτων. Η ανοιχτή φύση του RISC-V και η ανοιχτή υλοποίηση του Rocket Chip Generator, αποδείχτηκε σημαντικό στοιχείο για την ευρεία αποδοχή τους από τη βιομηχανία αλλά και για τη χρήση τους σε πολλές ερευνητικές εργασίες. Στην παρούσα εργασία ερευνούμε την υλοποίηση και αξιολόγηση των Direct Segments (DS) στον Rocket Chip Generator. Τα DS αποτελούν μία τεχνική διαχείρισης της μνήμης κατά την οποία μεγάλα συνεχόμενα κομμάτια εικονικής μνήμης χαρτογραφούνται σε μεγάλα συνεχόμενα κομμάτια φυσικής μνήμης. Η ανάπτυξη των DS χωρίστηκε σε δύο μέρη, τη ροή ανάπτυξης υλικού και τη ροή ανάπτυξης λογισμικού. Για την ανάπτυξη κυκλώματος DS χρησιμοποιήθηκαν εργαλεία προσομοίωσης υλικού και συγκεκριμένα ο Verilator, καθώς και το FireSim. Παράλληλα με το TLB που είναι μία μικρή κρυφή μνήμη που κρατάει τις μεταφράσεις από εικονικές σε φυσικές διευθύνσεις μνήμης, υλοποιούμε το DS που δίνει τη μετάφραση εικονικών διευθύνσεων, αν εμπίπτουν μέσα στο Direct Segment. Για τη διαχείριση των DS από το λειτουργικό, τροποποιούμε το MMU του Linux χρησιμοποιώντας τον μηχανισμό CMA, ώστε κάθε διεργασία να μπορεί να δεσμέυσει χώρο στο DS. Η ανάλυση της επίδοσης εξετάζεται χρησιμοποιώντας μετροπρογράμματα της σουίτας SPEC2017 με το FireSim, ο οποίος επιτρέπει την γρήγορη προσωμοίωση του Rocket Chip στο Xilinx Alveo U250 FPGA board. Η υλοποίηση μας εμφανίζει μείωση αστοχιών TLB έως 87%, με συνολική επιτάχυνση έως 28% όσον αφορά τον συνολικό χρόνο εκτέλεσης των μετροπρογραμμάτων.	el
heal.advisorName	Πνευματικάτος, Διονύσιος	el
heal.committeeMemberName	Πνευματικάτος, Διονύσιος	el
heal.committeeMemberName	Κοζύρης, Νεκτάριος	el
heal.committeeMemberName	Γκούμας, Γεώργιος	el
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	79 σ.	el
heal.fullTextAvailability	false