Υλοποίηση ενός χαμηλής κατανάλωσης αναλογικού ταξινομητή για διαθεματικές εφαρμογές με ενσωματωμένα κυκλώματα διαχείρισης ενέργειας

Παπαθανασίου, Ανδρέας; Papathanasiou, Andreas

dc.contributor.author	Παπαθανασίου, Ανδρέας	el
dc.contributor.author	Papathanasiou, Andreas	en
dc.date.accessioned	2025-01-31T10:09:18Z
dc.date.available	2025-01-31T10:09:18Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/61015
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.28711
dc.rights	Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/gr/	*
dc.subject	Μπεϋζιανός Ταξινομητής	el
dc.subject	Μονάδα Διαχείρισης Ενέργειας	el
dc.subject	Mixed-signal αρχιτεκτονική	el
dc.subject	Σχεδίαση χαμηλής κατανάλωσης ισχύος	el
dc.subject	Πλήρως ρυθμίσιμη υλοποίηση	el
dc.subject	Bayesian Classifier	en
dc.subject	Power Management Unit	en
dc.subject	Mixed-signal architecture	en
dc.subject	Ultra-Low Power Design	en
dc.subject	Fully Tunable Implementation	en
dc.title	Υλοποίηση ενός χαμηλής κατανάλωσης αναλογικού ταξινομητή για διαθεματικές εφαρμογές με ενσωματωμένα κυκλώματα διαχείρισης ενέργειας	el
heal.type	bachelorThesis
heal.classification	Σχεδίαση Αναλογικών Μικροηλεκτρονικών Κυκλωμάτων	el
heal.classification	Design of Analog Microelectronic Circuits	en
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2024-09-26
heal.abstract	This paper presents the design of an analog classifier with digital input, whose operation is based on the Bayesian model, as well as a power management unit for its supply. In the proposed classifier architecture, Digital-to-Analog converters are added to convert digital inputs into the analog signals required by the classifier. The classifier model is trained using Python, and all circuits are designed for very low power consumption, with an external supply voltage of 0.9V and bias currents in the range of a few nA. The proposed system is implemented in TSMC 90nm technology, and its performance is validated through simulations in the Cadence IC Suite.	en
heal.abstract	Στην εργασία αυτή παρουσιάζεται η σχεδίαση ενός αναλογικού ταξινομητή ψηφιακής εισόδου, η λειτουργία του οποίου βασίζεται στο Μπεϋζιανό μοντέλο, καθώς και μίας μονάδας διαχείρισης ενέργειας για την τροφοδοσία του. Στην προτεινόμενη αρχιτεκτονική του ταξινομητή προστίθενται μετατροπείς Digital-to-Analog για μετατροπή ψηφιακών εισόδων στα αναλογικά σήματα που απαιτεί ο ταξινομητής. Το μοντέλο του ταξινομητή εκπαιδεύεται με χρήση python και όλα τα κυκλώματα σχεδιάζονται για πολύ χαμηλή κατανάλωση ισχύος έχοντας εξωτερική τροφοδοσία τάσης 0.9V και ρεύματα πόλωσης της τάξης μερικών nA. Το προτεινόμενο σύστημα υλοποιείται στην τεχνολογία TSMC 90nm και η επίδοσή του επιβεβαιώνεται με προσομοιώσεις στο Cadence IC Suite.	el
heal.advisorName	Sotiriadis, Paul	en
heal.committeeMemberName	Koziris, Nectarios	en
heal.committeeMemberName	Hristoforou, Evangelos	en
heal.academicPublisher	Εθνικό Μετσόβιο Πολυτεχνείο. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής	el
heal.academicPublisherID	ntua
heal.numberOfPages	87 σ.	el
heal.fullTextAvailability	false