Μελέτη Αρχιτεκτονικών 2D και 3D MP-SoC και υλοποίηση σε Virtex FPGA

Φαλδαμής, Γεώργιος Ι.; Faldamis, George I.

dc.contributor.author	Φαλδαμής, Γεώργιος Ι.
dc.contributor.author	Faldamis, George I.
dc.date.accessioned	2025-06-17T05:31:28Z
dc.date.available	2025-06-17T05:31:28Z
dc.identifier.uri	https://dspace.lib.ntua.gr/xmlui/handle/123456789/62058
dc.identifier.uri	http://dx.doi.org/10.26240/heal.ntua.29754
dc.rights	Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/gr/	*
dc.subject	ανάπτυξη σχεδιάσεων	el
dc.subject	συνοδευτικό λογισμικό	el
dc.subject	σχεδίαση νέων μονάδων	el
dc.subject	δημιουργίας αλγορίθμου χωροθέτησης	el
dc.subject	κώδικα	el
dc.subject	SoC	en
dc.subject	MP-SoC	en
dc.subject	AMBA	en
dc.subject	FPGA	en
dc.subject	SnapGear Linux	en
dc.title	Μελέτη Αρχιτεκτονικών 2D και 3D MP-SoC και υλοποίηση σε Virtex FPGA	el
dc.contributor.department	Τομέας τεχνολογίας πληροφορικής και υπολογιστών	el
heal.type	bachelorThesis
heal.classification	LEON3	el
heal.language	el
heal.access	free
heal.recordProvider	ntua	el
heal.publicationDate	2009-12-01
heal.abstract	Στόχος της παρούσας εργασίας είναι η δημιουργία Συστημάτων-σε-Ψηφίδα (System-on-a-Chip – SoC), με έναν ή περισσότερους επεξεργαστές. Οι σχεδιάσεις βασίστηκαν στον δημοφιλή επεξεργαστή LEON3 της Gaisler Research, η οποία προσφέρει εργαλεία για την αυτόματη γέννηση του RTL κώδικα, με τον οποίο παράγεται ο κώδικας VHDL της σχεδίασης. Στα πλαίσια της εργασίας, δημιουργήθηκαν σχεδιάσεις με έναν ή δύο επεξεργαστές LEON3, οι οποίες χρησιμοποιήθηκαν για υλοποίηση σε αναπτυξιακές πλατφόρμες FPGA, αλλά και την υλοποίηση σε τεχνολογία ASIC, σε επίπεδο φυσικής σχεδίασης, με χρήση βιβλιοθήκης τυποποιημένων κυττάρων, τεχνολογίας CMOS 90nm. Για την ανάπτυξη σχεδιάσεων του επεξεργαστή LEON3, καθώς και εφαρμογών για αυτόν, χρησιμοποιήθηκε εκτεταμένα το συνοδευτικό λογισμικό που παρέχεται από την Gaisler Research. Επίσης, διερευνήθηκε και μεθοδεύτηκε η δυνατότητα παρεμβολής στην αυτοματοποιημένη διαδικασία κώδικα VHDL, με σκοπό την εισαγωγή στην σχεδίαση νέων μονάδων, τον κώδικα των οποίων παρέχει ο χρήστης. Ακολούθως, σε υλοποίηση της σχεδίασης ενός επεξεργαστή LEON3 σε FPGA, έγινε η εγκατάσταση κατάλληλου λειτουργικού συστήματος. Η ροή εργασίας, που χρησιμοποιήθηκε στο πλαίσια της παρούσας εργασίας, μπορεί να αποτελέσει βάση για μελλοντικές ερευνητικές και ακαδημαϊκές δραστηριότητες. Τέλος, η ροής σχεδίασης επεκτάθηκε σε τεχνολογίες 3D ASIC, με την προοπτική της δημιουργίας αλγορίθμο χωροθέτησης στις τεχνολογίες αυτές.	el
heal.abstract	The goal of the presented thesis is the generation and implementation of Systems-on-Chip (SoCs) based on one or more than one processors. The designs have been based on the popular RISC processor LEON3 provided by Gaisler Research, which offers the tools for automatic RTL code generation, and thus the VHDL code of the design. In the context of this thesis, the designs created include one or two LEON3 processors and have been used for the implementation on both FPGA and ASIC platforms. The ASIC implementation resulted in the generation of the final physical design (e.g. layout) and has been based on a CMOS 90nm standard-cell library. For the development of applications suitable for the systems based on LEON3, the supporting software from Gaisler Research has been widely used. At the same time, the possibility of interfering VHDL code for the attachment of novel components on the SoC and on the MP-SoC platforms was investigated, and a suitable methodology was suggested. Regarding the implementation of LEON3 systems on FPGA platforms, this is accompanied with the porting of the proper operating system, suitable for LEON3 processor. The design flow developed in the context of the presented work, can be the basis for future academic, as well as research activities. Finally, the presented flow has been extended to 3D ASIC technology, where the final goal is the exploration of optimal 3D floorplan schemes and the generation of the corresponding algorithms.	en
heal.sponsor	ΕΜΠ	el
heal.advisorName	Οικονομάκος, Γεώργιος
heal.committeeMemberName	Οικονομάκος, Γεώργιος
heal.committeeMemberName	Πεκμεστζή, Κιαμάλ
heal.committeeMemberName	Σούντρης, Δημήτριος
heal.academicPublisher	Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών	el
heal.academicPublisherID	ntua
heal.numberOfPages	307 σ.
heal.fullTextAvailability	false