Στην εργασία αυτή, προτείνεται μια νέα ροή σχεδίασης για εξερεύνηση λύσεων σε τρισδιάστατα ολοκληρωμένα κυκλώματα. Σε αυτή τη διαδικασία, ο χρονισμός, η κατανάλωση ισχύος και το κόστος κατασκευής είναι οι στόχοι σχεδίασης. Οι διαβαθμίσεις της τάση τροφοδοσίας και της θερμοκρασίας λαμβάνονται υπόψη, για να καταστεί δυνατή η ακριβής πρόβλεψη των επιδόσεων. Ένα εκτεταμένο στάδιο προ-χαρακτηρισμών, επιτρέπει γρήγορες και ακριβείς προβλέψεις της απόδοσης του συνολικού συστήματος. Χρησιμοποιείται η θεωρία ακραίων τιμών για την γρήγορη εκτίμηση της χειρότερης κατανάλωσης ισχύος. Χρησιμοποιούνται 3 επίπεδα ιεραρχίας: υπο-κυκλώματα, που αποτελούνται από πύλες, υπέρ-κυκλώματα κάτω από την ίδια τροφοδοσία, που περιλαμβάνουν υπο-κυκλώματα, τη συνολική ψηφίδα, που περιλαμβάνει υπέρ-κυκλώματα κάτω από την ίδια τροφοδοσία. Η χωροθέτηση είναι μια διαδικασία δύο βημάτων. Αρχικά, σχεδιάζονται τα υπερ-κυκλώματα κάτω από την ίδια τροφοδοσία και μετά ολόκληρη η ψηφίδα. Τα περισσότερα τμήματα της προτεινόμενης ροής σχεδίασης υλοποιήθηκαν, για να διερευνηθεί η επίδραση των διαβαθμίσεων της θερμοκρασίας και της τάσης τροφοδοσίας στην πρόβλεψη της απόδοσης σε τρισδιάστατα ολοκληρωμένα κυκλώματα κατά την πρώιμη εξερεύνηση λύσεων στα 45 νανόμετρα. Χρησιμοποιήθηκαν τα κυκλώματα αναφοράς ITC99, μαζί με τυποποιημένα κελιά από την βιβλιοθήκη Nangate45 στα 45 νανόμετρα. Η συμπεριφορά των τυποποιημένων κελιών στα 45 νανόμετρα, καθώς και μεγαλύτερων κυκλωμάτων ως 220.000 πύλες, ως συνάρτηση της τάσης και της θερμοκρασίας, εξάγεται και αναφέρεται. Παρατηρούνται ισχυρές εξαρτήσεις με την τάση τροφοδοσίας και τη θερμοκρασία. Σε ένα μεγάλο σύστημα, της τάξης των εκατοντάδων εκατομμυρίων πυλών, οι διαβαθμίσεις της τάσης τροφοδοσίας και της θερμοκρασίας, δείχνεται ότι προκαλεί κατά μέσο όρο 40% αύξηση στο χρονισμό και 53% αύξηση στην κατανάλωση ισχύος, σε σύγκριση με την υπόθεση των ονομαστικών συνθηκών, καθιστώντας τη παραδοσιακή ροή σχεδίαση ακατάλληλη για τα μεγάλα συστήματα. Τέλος, ένας γενετικός αλγόριθμος βελτιστοποίησης πολλών παραμέτρων, με βάση μια ήδη δημοσιευμένη αναπαράσταση τρισδιάστατης χωροθέτησης, μαζί με ειδικούς τελεστές μετάλλαξης και διασταύρωσης, δείχνονται να βελτιστοποιήσουν την κατανάλωση ισχύος και το χρονισμό, παρέχοντας σαφείς και χρήσιμους συμβιβασμούς μεταξύ των παραμέτρων.
In this work, a novel design flow, to perform design exploration in 3D ICs is proposed. In this framework, power consumption, timing and fabrication cost are the design goals. Power supply voltage and thermal variations are taken into account, to allow accurate performance predictions. An extensive pre-characterization step, aids fast and accurate whole-system performance predictions. Extreme Value Theory is used to speed-up worst case power estimation. 3 levels of hierarchy are assumed: Modules comprising gates, Common Power Supply Hyper Modules comprising modules under the same power supply, the whole Chip, comprising Common Power Supply Hyper Modules. Floorplanning is a two-step procedure. Initially, Common Power Supply Hyper Modules are treated. Finally, the whole chip is designed. Most parts of the proposed framework were implemented, and used to investigate the impact of temperature and power supply voltage variations, on performance prediction in 3D ICs on 45nm. The ITC99 benchmark circuits were used, along with standard cells from Nangate45, a 45nm standard cell library. The behavior of standard cells in 45nm, and of bigger circuit modules up to 220000 gates, as a function of voltage and temperature is extracted and reported. Strong dependencies on supply voltage and temperature are observed. In a big system, on the order of hundreds million gates, the variability of power supply voltage and temperature is shown to cause on average 40% increase in timing and 53% increase in power consumption, compared to the assumption of nominal conditions, rendering the traditional 5 corner-based design flow inappropriate, for large designs. Finally, a multi-objective genetic algorithm, based on a previously published 3D floorplan representation, along with custom mutation and crossover operators, is shown to optimize for power consumption and timing, yielding clear and useful tradeoffs.