Νανοσωματίδια ως δομικά στοιχεία ηλεκτρονικών διατάξεων

Abstract

Στην παρούσα διατριβή διερευνήθηκε η σύνθεση ημιαγωγικών νανοκρυσταλιτών πυριτίου (νκ-Si) εντός πολύ λεπτών υμενίων διοξειδίου του πυριτίου, με σκοπό την κατασκευή ηλεκτρονικών διατάξεων μνήμης, στις οποίες οι νκ-Si χρησιμοποιούνται ως διακριτές θέσεις αποθήκευσης ηλεκτρικών φορτίων. Η σύνθεση των νκ-Si πραγματοποιήθηκε χρησιμοποιώντας ιοντική εμφύτευση πολύ χαμηλής ενέργειας (0.65-2keV).Έγιναν πειράματα εμφύτευσης σε εργαστηριακό και βιομηχανικό εμφυτευτή. Στα πειράματα με βιομηχανικό εμφυτευτή μελέτες TEM απέδειξαν ότι (α) αύξηση της ενέργειας προκαλεί αύξηση του βάθους σχηματισμού του διδιάστατου στρώματος σχηματισμού των νκ-Si και (β) αύξηση της δόσης εμφύτευσης οδηγεί στο σχηματισμού νησίδων πυριτίου οι οποίες μπορούν να ανταλλάσσουν φορτία μεταξύ τους. Η καταλληλότερη ενέργεια εμφύτευσης είναι 1keV και η καταλληλότερη δόση 21016Si+cm-2. Με την βοήθεια ηλεκτρικών μεθόδων χαρακτηρισμού των πυκνωτών MOS προσδιορίσθηκε ο ρόλος της ενέργειας και της δόσης εμφύτευσης στα φαινόμενα μνήμης και προσδιορίσθηκε ο ρόλος των πλεοναζόντων ατόμων Si στην αγωγιμότητα των οξειδίων. Μελέτες για την βελτιστοποίηση του παραθύρου μνήμης με ταυτόχρονη διατήρησή του για πάρα πολύ μεγάλο χρονικό διάστημα (10 χρόνια) έδειξαν ότι τα καλύτερα αποτελέσματα επιτυγχάνονται κατά την θερμική ανόπτηση στους 950ο C σε αέριο μίγμα Ν2/Ο2 με συγκέντρωση Ο2 1.5%-2% κατά όγκο για 30min για οξείδια πάχους 7nm εμφυτευμένα με 21016Si+cm-2 ενέργειας 1keV. Αύξηση της συγκέντρωσης οξυγόνου ή του χρόνου ανόπτησης είχαν σαν αποτέλεσμα την αυξημένη οξείδωση των νκ-Si και του υποστρώματος, την μείωση της συγκέντρωσής τους και της αγωγιμότητας φαινομένου σήραγγας προκαλώντας την εξαφάνιση των φαινομένων μνήμης. Ακολουθώντας τις βέλτιστες συνθήκες επεξεργασίας που προσδιορίσθηκαν στα προκαταρκτικά πειράματα, έγινε η κατασκευή εργαστηριακών (τεχνολογία CMOS 1μm, 100mm δισκία Si) και βιομηχανικών (τεχνολογία CMOS 0.15μm, 200mm δισκία Si) πρωτοτύπων κυττάρων μνήμης MOSFET νκ-Si. Τα κύτταρα μνήμης MOSFET νκ-Si που κατασκευάσθηκαν πληρούν τις προϋποθέσεις για την κατασκευή ηλεκτρονικών μνημών με χαρακτηριστικά μη-προσωρινής διατήρησης της πληροφορίας (περισσότερο από 10 χρόνια στους 150οC) σε χαμηλές τάσεις λειτουργίας (+9V/-7V) και ανταγωνιστικούς χρόνους λειτουργίας (10ms) σχετικά με τις συμβατικές μνήμες αιωρούμενης πύλης. Πειράματα για τη μελέτη της απώλειας του αποθηκευμένου φορτίου σε υψηλές θερμοκρασίες απέδειξαν ότι η αποθήκευση των ηλεκτρονίων πραγματοποιείται σε βαθιές στάθμες εντός των νκ-Si, ενώ των οπών σε ρηχές στάθμες ή σε παγίδες του οξειδίου με πάρα πολύ μικρή ενέργεια ενεργοποίησης. Επιπλέον, αποδείχθηκε ότι με την επιλογή των κατάλληλων συνθηκών ανόπτησης και εμφύτευσης είναι δυνατό να κατασκευαστούν διατάξεις μνήμης οι οποίες προορίζονται για εφαρμογές γρήγορης (1μs) μη προσωρινής (11ημέρες στους 85οC) αποθήκευσης πληροφορίας με μικρές τάσεις λειτουργίας (+7V/-7V). Τέλος, διερευνήθηκε η δράση του παρασιτικού τρανζίστορ το οποίο εμφανίζεται για διαφορετικούς λόγους τόσο στα εργαστηριακά όσο και στα βιομηχανικά πρωτότυπα. Αποδείχθηκε ότι σε υπομικρονικές διατάξεις μνήμης νκ-Si τα παρασιτικά φαινόμενα μνήμης είναι εξίσου σημαντικά με τα ενδογενή εξαιτίας της κυριαρχίας του παρασιτικού τρανζίστορ στις χαρακτηριστικές μεταφοράς.

In this thesis, the synthesis of semiconductor nanocrystals (Si-ncs) embedded into thin silicon dioxide layers was studied, in order to fabricate electronic memory devices where the Si-ncs should act as discrete charge storage nodes. The synthesis of Si-ncs was achieved by very low energy ion beam synthesis (0.65 – 2 keV). Ion implantation experiments were performed in laboratory and industrial implanters. Results from devices prepared by the industrial implanter were reliable for both quantitative and qualitative results because the industrial implantation system (a) has a monoenergetic ion beam and (b) has a charge neutralization system. TEM studies on samples fabricated by an industrial implantation system revealed that (a) the fabrication of a Si-ncs 2D array occurred deeper into the silicon dioxide matrix as the implantation energy increased and (b) elongated Si-ncs that were not mutually isolated and exchange charges were formed by increase of the implantation dose. In addition, it was found that the thinnest device grade silicon dioxide layer where Si-ncs could be achieved was 7nm. The best implantation conditions were 1keV energy and 21016Si+cm-2 implantation dose. Experimental studies on the optimization of the memory window and its retention time (10 years standard) revealed that these could be achieved by thermal annealing at 950 οC for 30min in a mixture of Ν2/Ο2 with [Ο2]/[N2+O2] in the range 1.5%-2% per volume using 7nm thick silicon dioxide layers implanted with 1keV 21016Si+cm-2. Increase of the oxygen concentration or the annealing time resulted to the enhanced oxidation of the Si-ncs and the substrate, the reduction of the Si-ncs surface concentration and tunneling conduction current causing the elimination of the charge storage effects. Combined electrical characterization and structural TEM studies lead to a model describing of the role of oxygen during the thermal annealing process and thus the dose dependent action of oxygen was determined. Following these optimized processing conditions, prototype memory cells were fabricated in a laboratory (1μm CMOS technology, 100mm Si wafer) and a manufacturing (1μm CMOS 0.15 technology, 200mm Si wafer) environment. The fabricated prototypes have (a) a highly uniform density of Si-ncs and (b) a highly uniform memory window, independently on the cell dimensions. The fabricated memory cells have nonvolatile properties (10-years retention time at 150οC) and their pulse operation was achieved utilizing low program/erase pulse voltages (+9V/-7V) with competitive pulse duration times (10ms) compared to the conventional floating gate memories. Further experiments on the charge retention characteristics revealed that the electrons (programming state) were stored at deep traps into the Si-ncs, while holes are stored either at shallow states into the Si-ncs or oxide traps. Additionally, it was found that proper selection of the implantation and annealing conditions could lead to the fabrication of memory devices with low voltage (+7V/-7V) and fast (1μs) operating characteristics, suitable for RAM applications with 11 days retention time at 85 οC. Finally, the parasitic transistor action in laboratory and industrial memory cells was investigated. It was found that the parasitic transistor formed at the channel edges of the cells could be responsible for parasitic memory effects in Si-ncs memory devices. The effect was maximized for cells with deep submicronic gate lengths where the parasitic memory window was similar to the intrinsic one mainly because the cell’s transfer characteristics were governed by the action of parasitic transistor.