HEAL DSpace

Υλοποίηση αλγορίθµου συµπίεσης διευρύνοντας το ISA RISC-V σε FPGA για τηλεπικοινωνιακές εφαρµογές χαµηλής καθυστέρησης

Αποθετήριο DSpace/Manakin

Υλοποίηση αλγορίθµου συµπίεσης διευρύνοντας το ISA RISC-V σε FPGA για τηλεπικοινωνιακές εφαρµογές χαµηλής καθυστέρησης

Πράσινος, Δαυίδ; Prasinos, Dafid
URI: https://dspace.lib.ntua.gr/xmlui/handle/123456789/63175
http://dx.doi.org/10.26240/heal.ntua.30870

Εμφάνιση πλήρους εγγραφής

Αρχεία σε αυτό το τεκμήριο

[PDF] Blocked
Όνομα: prasinos_final_30 ...
Μέγεθος: 1.275Mb
Μορφότυπο: PDF
Προβολή/Άνοιγμα

Αυτό το τεκμήριο εμφανίζεται στην ακόλουθη συλλογή(ές)