Οι αλγόριθμοι της Όρασης Υπολογιστών εισάγουν αξιοσημείωτη υπολογιστική πολυπλοκότητα, η οποία συνήθως υλοποείται μη επαρκώς σε ΚΜΕ γενικού σκοπού. Για αυτό τον σκοπό είναι σύνηθες να χρησιμοποιούμε υλικό ειδικού σκοπού για να εππιταχύνουμε την απόδοση των κρίσιμων κομματιών αυτών των αλγορίθμων.
Ο σκοπός αυτης της διπλωματικής είναι να προτείνει και να παρουσίασει μία ολοκληρωμένη υλοποίηση ενός ΄τετοιου συστήματος συνεργασίας μεταξύ software και hardware για τον αλγόριθμο landmark matching. Η υλοποίηση θα γίνει σε επαναδιαμορφώσιμη πλατφόρμα. Ειδικότερα, έχοντας βρει τα κρίσιμα κομμάτια του αλγόριθμου, χρησιμοποίησαμε επαναχρησιμοποιήσιμη VHDL και απεικονίστηκαν επιτυχώς σε ένα FPGA (Virtex 6- XC6VLX240T0). Εκμεταλλευόμενοι όσο το δυνατόν περισσότερο τον παραλληλισμό που υπάρχει στον αλγόριθμο, σε συνδυασμό με ένα αριθμό τεχνικών σχεδίασης, οδηγηθήκαμε στο μέγιστο δυνατό κέρδος. Τα μη κρίσιμα κομμάτια του αλγόριθμο συνεχίζουν να εκτελούνται σε ΚΜΕ γενικού σκοπο.υ, καθώς δεν επιβαρύνουν παραπαών το συνολικό σύστημα.
Computer Vision algorithms introduce mentionable computational complexity, which is usually non-sufficiently implemented onto general-purpose CPUs. Thus, it is common to employ specialized hardware accelerators which aim to improve the performance of critical kernels of these algorithms.
The goal of this diploma thesis is to provide a sufficient hardware/software co-design implementation of landmark matching algorithm onto a reconfigurable platform. More specifically, the timing critical kernels, as they were already derived from profiling procedure, was developed at reusable VHDL and successfully mapped onto the target FPGA (Virtex 6- XC6VLX240T ). By exploiting as much as possible the inherent parallelism found in this algorithm, in conjunction to a number of design techniques, lead to the maximum gains. Regarding the non-timing critical kernels of landmark matching, they continue to be executed onto a general-purpose CPU, since they do not affect the performance of entire system.