3D integrated circuits IR-Drop estimation: characterization, extraction & synthesis

Abstract

Η τρισδιάστατη ολοκλήρωση είναι μια πολλά υποσχόμενη τεχνολογία, που είναι σε θέση να εξασφαλίσει τη συνέχιση του νόμου του Moore και την παραγωγή υψηλής πυκνότητας συστημάτων πυριτίου. Η απόδοση και η κατανάλωση ισχύος του κυκλώματος επωφελούνται από την μείωση του μήκους καλωδίωσης, ενώ το ποσοστό λειτουργικών ψηφίδων αυξάνει λόγω της μείωσης της συνολικής επιφάνειας ανά επίπεδο. Ωστόσο, η 3D τεχνολογία δεν είναι αρκετά ώριμη για να υποστηρίξει μαζική παραγωγή. Τα ζητήματα του κόστους και τα εγγενή προβλήματα της απαγωγής θερμότητας και της αξιοπιστίας των κάθετων διασυνδέσεων συνδυάζονται με την έλλειψη διαθέσιμων εργαλείων επαλήθευσης από μεγάλους προμηθευτές λογισμικού. Μόνο πρόσφατα, με την εισαγωγή της εμπορικής 2.5D τεχνολογίας, η βιομηχανία έχει αρχίσει να αναπτύσσει 3D προσανατολισμένα εργαλεία EDA ώστε να βοηθήσει τους σχεδιαστές. Η εργασία αυτή περιγράφει συγκεκριμένες λεπτομέρειες από την ανάπτυξη ενός εργαλείου εκτίμησης IR-Drop, για συστήματα μνήμη-επεξεργαστή, ως μέρος μιας εξάμηνης συνεργασίας με το Εργαστήριο Ολοκληρωμένων Συστημάτων του EPFL. Η αξιόπιστη παροχή ρεύματος γίνεται ένα σημαντικό ζήτημα κατά τη μετακίνηση σε 3D τοπολογίες, δεδομένου ότι όλα τα ρεύματα πρέπει να διασχίσουν τη στοίβα των ολοκληρωμένων πριν φθάσει τους πραγματικούς κόμβους ισχύος. Αυτό το φαινόμενο οδηγεί σε πτώση τάσης που μπορεί να ξεπεράσει τα περιθώρια για την αξιόπιστη λειτουργία. Επιπλέον, τα συστήματα μνήμης-επεξεργαστή αναμένεται να είναι μερικά από τα πρώτα 3D κυκλώματα διαθέσιμα στην αγορά, προσφέροντας ασύγκριτες επιδόσεις. Ταυτόχρονα, τα κυκλώματα μνήμης υποφέρουν σε μεγάλο βαθμό από τη μείωση των τάσεων, ειδικά όταν βρίσκονται σε λειτουργία μειωμένης ισχύος . Ο στόχος αυτού του εργαλείου είναι να προσφέρει στους σχεδιαστές έγκαιρη εκτίμηση των κυττάρων τα οποία είναι πιο επιρρεπή σε αποτυχία λόγω απρόσμενων πτώσεων στην κατανομή ισχύος. Για το λόγο αυτό το εργαλείο χρησιμοποιεί τα μοντέλα των συσκευών και των δικτύων διανομής ηλεκτρικής ενέργειας που είναι κοντά στην πραγματική φυσική σχεδίαση, με αποτέλεσμα χάρτες διανομής τάσεως υψηλής ανάλυσης. Το εργαλείο είναι επίσης θερμικά ενήμερο, πράγμα που σημαίνει ότι συλλαμβάνει την επίδραση των θερμικών απωλειών κατά την διανομή ηλεκτρικής ενέργειας και ρυθμίζει όλες τις συσκευές που επηρεάζονται ανάλογα. Στην αρχή εξετάζονται οι πτυχές της διαδικασίας δημιουργίας του εργαλείου, ακολουθούμενες από μια παρουσίαση των συστημάτων προσομοίωσης. Εκτενή αποτελέσματα παρουσιάζονται για 3D τοπολογίες μνήμης, καθώς και η επίδρασή τους στην IR-Πτώση των μεγάλων συστημάτων. Η εργασία ολοκληρώνεται με μία σύνοψη και κάποιες προτάσεις για μελλοντικές βελτιώσεις του εργαλείου.

Three-dimensional circuit integration is a promising technology, able to ensure the continuation of Moore’s Law and the production of highly dense silicon systems. Performance and power consumption metrics profit from the reduction of wire lengths in the die, while silicon yield increases as the total surface of the integrated circuit is reduced in favour of vertical manufacturing. Yet 3D technology is not mature enough to support massive production. Cost issues and the intrinsic problems of heat dissipation and vertical interconnection reliability are combined with the lack of available, 3D specific, design automation and verification tools from major software vendors. Only recently, with the introduction of commercial 2.5D ICs, the industry has started to develop 3D oriented EDA tools to assist designers. This thesis describes specific details from the development of an IR-Drop estimation tool, for memory-on-processor systems, as part of a collaborative, six month project funded by Integrated Systems Laboratory, EPFL. Reliable power delivery becomes an important issue when moving to 3D topologies, since all currents have to traverse the stack of dies before reaching the real power nodes. This effect leads to voltage drops that may surpass the margins for reliable operation. Moreover, memory-on-processor systems are expected to be some of the first 3D circuits to hit the market, offering unparalleled performance. At the same time though memory circuits suffer greatly from reduced voltages, especially when in sleep mode. The target of this tool is to offer designers an early estimation of the cells which are more prone to failure due to unexpected drops in power distribution. For that reason the tool utilizes models of devices and power delivery networks which are close to the actual physical design, resulting in fine-grained voltage distribution maps. The tool is also thermal-aware, meaning that it captures the effect of Joule heating on power delivery and adjusts all affected devices accordingly. In the beginning, aspects of the tool creation process are discussed, followed by a presentation of the simulated systems. Extensive results are presented for 3D memory topologies and their effect on IR-Drop of large systems is explored. The thesis concludes with summarizing comments and some suggestions for future improvements of the tool.