Μελέτη ιδιοτήτων μνήμης διατάξεων νιτριδίου του πυριτίου τροποποιημένων με ιοντική εμφύτευση χαμηλής ενέργειας

Abstract

Οι διατάξεις μνήμης τύπου SONOS αποτελούν μια πολλά υποσχόμενη εναλλακτική επιλογή των μνημών αιωρούμενης πύλης, ειδικά σε ότι αφορά τα ενσωματωμένα συστήματα. Όμως, αυτή η κατηγορία μη πτητικών μνημών, που χρησιμοποιούν συνήθως διηλεκτρικές στοίβες οξειδίου-νιτριδίου του πυριτίου-οξειδίου, απαιτεί βελτιώσεις, κυρίως σε ότι αφορά τη λειτουργία της διαγραφής. Μία μέθοδος βελτίωσης των ηλεκτρικών χαρακτηριστικών των διατάξεων αυτών είναι μέσω ιοντικής εμφύτευσης χαμηλής ενέργειας στο νιτρίδιο του πυριτίου και στη συνέχεια υγρή οξείδωση. Διατάξεις οξειδίου-νιτριδίου του πυριτίου (2.5nm/6nm) κατασκευάστηκαν σε υπόστρωμα πυριτίου τύπου n. Στη συνέχεια εμφυτεύθηκαν ιόντα πυριτίου, αζώτου και αργού με δόση 1E16 ions/cm^2 σε χαμηλή ενέργεια 1keV και ακολούθησε υγρή οξείδωση στους 850 βαθμούς Κελσίου για 15 λεπτά. Ο ηλεκτρικός χαρακτηρισμός των τελικών διατάξεων πραγματοποιήθηκε χρησιμοποιώντας συνηθισμένους πυκνωτές MONOS με πύλη αλουμινίου. Ο δομικός χαρακτηρισμός τύπου TEM έδειξε ότι το πάχος του οξειδίου φραγής επηρεάζεται σημαντικά από την ιοντική εμφύτευση και κυμαίνεται από 1nm (για το μη εμφυτευμένο δείγμα), 4-5nm (για N και Ar) μέχρι 10nm για Si. Οι διατάξεις εμφυτευμένες με ιόντα πυριτίου παρουσίασαν το μεγαλύτερο δυνατό παράθυρο, περίπου 9V. Οι μετρήσεις διατήρησης φορτίου σε θερμοκρασία δωματίου αποκάλυψαν ότι ο ρυθμός απώλειας ηλεκτρονίων είναι πιο μεγάλος στα δείγματα εμφυτευμένα με Si, παρά με N, πράγμα που οδηγεί σε ένα παράθυρο της τάξης των 1.7V και 2.5V αντίστοιχα μετά από 10 χρόνια. Αυτή η διαφορά στη διατήρηση φορτίου πιστώνεται κυρίως στη διαφορετική φύση των παγίδων που δημιουργούνται.

The SONOS type memory devices constitute a promising scaling alternative to the conventional floating-gate cells, especially for embedded applications. However, this class of non-volatile memory cells, which typically make use of oxide-nitride-oxide (ONO) charge-trapping stacks, requires improvements mainly in regards of the erase operation. A method to accomplish significant advances in device performance is via low-energy silicon ion implantation into oxide-nitride stacks followed by a low-thermal budget wet-oxidation. Typical oxide-nitride stacks (2.5nm/6nm) were formed on n-type silicon substrates. The stacks were implanted with 1keV Si, N and Ar to a dose of 1E16 ions/cm^2, and further wet oxidized at 850 degrees Celsius for 15 min. Electrical characterization of the final structures was performed using standard aluminum gate MONOS capacitors. TEM imaging showed that the thickness of the blocking oxide layer is strongly affected by the implantation process going from 1nm (non-implanted sample), 4-5nm (N and Ar) and 10nm (Si). Si implanted stacks showed the highest attainable memory window (ca 9V). Room temperature charge retention measurements of the programming state revealed that the electron loss rate is faster in samples implanted with Si than N, allowing for a memory window of 1.7V and 2.5V respectively after ten years extrapolation. This retention behavior is mainly attributed to the different nature of the traps generated in these materials.